Устройство для определения временного положения основного максимума периодического сигнала

 

O ll

ИЗОБРЕТЕНИЯ

< 7463О7

Ссюз Советскик

Социалистические

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I ) Дополиительиое к авт, свид-ву(22) Заявлено 03.02.78 (2() 257537 2/18-21 с присоединением заявки ¹(23) Приоритет—

Опубликоваио07.07 80. Бюллетень ¹ 25 (51)M. Кл.

q 01 Я 19/04

Гасударственный комитет

СССР оо делам иэооретеиий и открытий (53) УДК 621 .317.7 (088. 8) Дата опубликования описания 08.07.80

В. А, Головков (72) Автор изобретения (7I ) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ВРЕМЕННОГО

ПОЛОЖЕНИЯ .ОСНОВНОГО МАКСИМУМА ПЕРИОДИЧЕСКОГО

СИГНАЛА

Изобретение относится к радиотехнике и может быть использовано в системах передачи дискретной информации.

Известно устройство для определения временного положения основного макси5 мума периодического сигнала, которое анализирует электрический сигнал в некотором числе интервалов времени и определяет временное положение основного максимума периодического сигнала путем сравнения задержанного входного сигнала с уровнем отсечки на компораторе jlJ .

Такое устройство сложно и не обеспечивает высокой помехоустойчивости при определении временного положения ооновного максимума периодического сиг нала.

Наиболее близким к изобретению по технической сущности является устройство для определения временного положе- 2 ния основного максимума периодического сигнала, содержащее аналогопифровой преобразователь, первый вход которого соединен с входом устройства, 2 второй вход — с первым выходом блока управления, ко входу которого подключен генератор опорной частоты, а второй выход соединен с первым входом многовходового блока сравнения, другие входы которого подключены соответственно E выходам аналого-цифрового преобразователя и выходам блока памяти, входы которого через блок переписи соединены с выходами аналого-пифрового преобразователя, выход многовходового блока сравнения соединен с дополнительным входом блока переписи и первым входом управляемо1 о регистра сдвига, второй вход которого соединен с первым выходом. блока управления, а выходы — через дополнительный блок переписи соединены с входами выходного регистра сдвига,управлявший вход которого соединен с первым выходом блока управления, синкронизирутошие входы блока памяти и дополнительного блока переписи соединены с выходом тактового синхронизатора (2 .

Однако это устройство имеет низкую точность.

Llew ью иэобретенйя-является повыше " " нйе "точности устройства в условиях дей"ствйя помех за счет увеличения вероят ности правильного об иружения временнбго полбжения основного максимума пе одического сигнала, анализ временного положения основного максимума перйоди ческого сигнала производится в течение определенного числа периодов сигнала путем накопления временного положения основного максимума сигнала в бинарно накбйителе и сравнения накопленных зна

1 чейий временного положения основного максимума периодического сигнала для выделения временного положения нвябол часто повторяющегося B определенном интервале времени максимального значо ния crrr нала, Для достижеиия этой пели в устройст .для определения временного положения основного максимума периодического си нала, содержащее аналого-цифровой преобраз6ватель, первый вход которого сое динеп с входом устройства, DTopoA вход с первым вь3ходом блока 5npannernrsr, к входу которого подкл3очен генератор orro ной частоты, а второй выход соединен с первым входом многовходового блока сравнения,. другие входы последнего под ключепы соответственно к выходам апалого-.цифрового преобразователя и выходам блбка памяти, входы которого чере блок переписи соединен-I с выходами an лого-цифрового преобразователя, выход многовходового блока сравнения соедипе ,с"дополнительным входом блока перепис и первым входом управляемого регистра сдвига, второй вход которого соединен первым выходом блока управления„а вь ходь| через д6полнительный.блок йерепи соединены с входами выходного регистр сдвига, управляющий вход которого -соед нен с первым выходом блока управления синхронизирующие входы блока -памяти 3 дополнительного блока переписи, сое дине

"- с вь3ходом тактового синхронизатора, введены бинарный накопитель, блок сравнения накопителя, блок памяти накопите ля, блок переписй накопителя, блок синхронизации йакопнЧе33я, блок разрешения, выходной регистр сдвига накопителя, пр чем вход тактового синхронизатора сое нен со вторым выходом блока управлелп а выход выходного регистра cpBnr а — с основным входом бинарного регистра сд га - с основньп3 входом бинарного на746307 копителя, второ" вход бинарного накопителя соединен с первым выходом блока управлейия и входом выходного регистра сдвига накопителя, выходы бинарного накопите33я соединены с первыми входами блока сравнения накопителя и через блок ри- переписи накопителя с входами блока . памяти накопителя, выходы блока памяти накопителя соединены со вторыми входа1о ми блока сравнения накопителя, синхронизирующий вход блока сравнения накопителя соединен со вторым выходом блс м ка управления, выход блока сравнения накопителя соединен с входом синхронизации блока переписи накопителя и входом блока разрешения, второй вход которого ее соединен с выходом блока синхронизации

3такопителя, вход последнего соединен с выходом тактового синхронизатора, а вто2о рой выход блока синхронизации накопителя во соединен с установочными входами бинарного накопителя и блока памяти накопителя, выход блока разрешения соединен со вторым входом выходного регистра на2s копителя, а выход последнего — с выходом устройства.

На фиг. 1 изображена функциональная р- схема устройства для определения временного положения основного максимума пери30 одического сигнала в условиях помех, на фиг. 2 и 3 — временные диаграммы, поясняющие работу устройства.

Устройство содержит аналого-цифровой э преобразователь 1, блок управления 2, а- з5 генератор 3 опорной частоты,. многовходовой блок 4 сравнения, блок 5 памяти, н блок 6 переписи, управляемый регистр 7 и сдвига, блок 8 rrepenrrcrr временного положения, выходной регистр 9 сдвига, с 40 тактовый синхронизатор 10, бинарный накопитель 11, блок 12 сравнения накоси пителя, блок 13 памяти накопителя, блок

a 34 переписи накопителя, блок 15 сини- хронизации накопителя, блок 16 раэреше45 пия, выходной регистр 17 сдвига накопителя, ны Устройство работает следующим образом.

Входной сигнал в виде последовательso ности видеоимпульсов различной амплиту : ды с периодом Т (фиг..3a) поступает на вход синхро3шэпруемого аналого-цифIr- рового преобразователя 1, который через ди-, " интервалы времени 4 = 7/Й, задаваеЗя 58 мые блоком 2 управления (фиг, 3 б), преобразует текущее значение сигнала в развя- рядпый двоичный код t . Полученный разрядный код J, „ пропорциональный

7 46307

1О

30

35 значению входного сигнала в текуши,й момент времени, поступает одновременно на блок 4 и блок 6. На другие входы блока сравнения поступает также разрядный двоичный код Я с блока 5 памяти, хранящий максимальное значение сигнала с начала интервала анализа. Блок сравнения по каждому импульсу синхронизации, поступающему с блока управления с некоторой задержкой относительно моментов преобразования входного сигнала в код (фиг. 3 в), вырабатывает импульс в том случае, если код, поступающий от аналого-цифрового преобразователя превышает код, поступаюший от блока

" памяти. Этим импульсом блока сравнения производится перепись. кода с анапо— го-цифрового преобразователя через блок переписи в блок памяти, а также запись "1" в первый разряд управляемого регистра 7 сдвига, имеющего М разрядов, и запись 0" во все остальные разряды управляемого регистра 7 сдвига.

На сдвигающий вход управляемого ре гистра сдвига поступают с блока управ. пения сдвигаюшие импульсы, имеющие тот же период 1, что и импульсы синхронизации преобразоватепя 1. Таким образом, положение «1" в управляемом регистре сдвига характеризует временное положение основного максимума сигнала относительно начала интервала анализа. Информация из управляемого регистра сдвига в параллельном разрядном коде

Я через блок 8 переписи временного положения переписывается в выходной регистр 9 сдвига, имеющий также М разрядов, по сигналу, поступающему на блок

8 с выхода тактового синхронизатора 10.

На выходе тактового синхронизатора 10 один раз за период 7 сигнала появляется импульс, совпадающий по временному положению с импупьсами, синхронизируюшими аналого-цифровой преобразователь, для чего выход схемы управления 2 соединен с входом тактового синхронизатора.

Благодаря сбросу в "0" (Я -1) старших разрядов управляемого регистра сдвига; в нем, а следоватепьно и в выходном регистре 9 сдвига, в любой момент времени находится только одна 1", характеризующая временное положение основного максимума сигнала относительно начала интервала анализа. В конце интервала анализа импульсом, поступающим с тактового синхронизатора 10 производится обнуление сбпока 5 памяти, что подготавпивает устройство к определению вре6 менного положения основного максимума сигнапа на следующем периоде сигнала, Импульсы с выхода регистра 9 поступают на бинарный накопитель 11 сигнала, который построен известным образом на регистрах сдвига. Число регистров сдвига в бинарном накопителе М, число разрядов в каждом регистре сдвига Я.

Импульсы сдвига для регистров бинарного накопителя поступают в той же фазе что и импульсы сдвига для регистров 7 и 9. На М выходах бинарного накопителя

11 образуется М-разрядное двоичное чиоло, которое меняется с интервалом времени 1 и равно чиспу появившихся единиц на выходе регистра 9 сдвига в соответствующем интервале времени t . Интервал времени накопления бинарного накопителя Д= РТ, где F — число анализируемых периодов сигнала. Максимально возможное значение F может быть задано как Р =2 -1.

При воздействии помех наибопее вероятно накопление наибольшего числа в том столбце матрицы, образованной М регистрами сдвига бинарного накопителя, который совпадает во временном попожении с основным максимумом периодического сигнала. С М выходов бинарного накопителя 11 поступает М-разрядное двоичное число в параллельном коде на блок 12 сравнения накопителя; На другие входы блока сравнения накопителя поступает двоичное N-разрядное чиспб с блока памяти накопителя 13. Эти числа сравниваются в блоке 12 по сигналУ; поступающему на его вход с бпока 2 уг равпения. Если число, поступающее с бинарного накопителя 11, больше числа, поступающего с блока памяти накопителя, то в блок памяти 13 по сигналу, поступающему с выхода блока сравнения накопителя, переписывается соответствующее число из столбца матрицы, образованной регистрами 11 сдвига бинарного накопитепя через блок 14 переписи накопителя.

В конце интервала времени накопления с выхода блока 15 синхронизации бинарного накопителя поступает сигнал длительностью T на блок разрешения 16 (фиг. 4а, б). По этому сигналу импуп1 сы превышения с блока 12 поступают через блок 16 на установочные входы выходного регистра 17 сдвига накопитепя,содержащего М . разрядов. Каждый из этих импульсов устанавпивает в 0 (Я -1) старший разряд регистра 17

74630 сдвига и в 1" его младший разряд. Им- пульсы сдвига поступают на вход выходного регистра 17 сдвига в той же фазе что и на сдвигающие регистры 7 и 9 и бинарный накопитель 11. 5

Таким образом, по окончании интервала времени накопителя И = Р Р, в одном иэ разрядов выходного регистра 17 сдвига бинарного накопителя будет записана "1", совпадаюшая по времени с основным максимумом периодического сигнала, выделенного путем накопления его во времени за г периодов сигнала.

По окончании интервала накопления И с блока синхронизации бинарного накопителя поступает на вход установки в "0" бинарного накопйтеля 11 и блока памяти накопителя сигнал, устанавливающий в "0 бинарный накопитель и блок па- M мяти накопителя, подготавливая их тем самым к новому интервалу работы (фиг.

4в). Тем самым достигается повышенная помехоустойчивость устройства определения временного положения основного максимума периодического сигнала в условиях действия помех. Выход регистра сдвига 17 и является выходом устройства, Формула изобрете ния

Устройство для определения времен- Зо ного положения основного максимума периодического сигнала, содержащее аналогоштфровой преобразователь, первый вход которого соединен с входом устройства, второй вход — с первым выходом блока управления, к входу которого подключен генератор опорной частоты, а второй выход соединен с первым входом многовходового блока сравнения, другие входы последнего подключены соответственно 40 к выходам аналого-цифрового преобразователя и выходам блока памяти, .входы которого через блок переписи соединены с выходами аналого-цифрового преобразователя, выход многовходового блока 4s сравнения соединен с дополнительным вхо. дом блока переписи и первым входом управляемого,регистра сдвига, второй вход которого соединен с первым выходом блока управления, а выходы через до- у полнительный блок переписи соединены с входами выходного регистра сдвига, управляюший вход которого соединен с первым выходом блока управления, синхронизнруюшие входы блока памяти и дополнительного блока переписи соединены с выходом тактового синхронизатора, отличаюшееся тем,что,c целью повышения точности устройства в условиях действия помех, в него введены бинарный накопитель, блок сравнения накоцителя, блок памяти накопителя, блок переписи накопителя, блок синхронизации накопителя,блок разрешения, выходной регистр сдвига накопителя, причем вход тактового" синхронизатора соединен со вторым выходом блока управления, а выход выходного регистра сдвига — с основным входом бинарного накопителя, второй вход последнего соединен с первым выходом блока управления и входом выходного регистра сдвига накопителя, выходы бинарного накопителя соединены с первыми входами блока сравнения накопителя и через блок переписи накопителя с входами блока памяти накопителя, выходы блока памяти накопители соединены со вторыми входами блока сравнения накопителя, сицхронизируюший вход блока сравнения накопителя соединен со вторым выходом блока управления, .выход блока сравнения накопителя соединен с входом синхронизации блока переписи накопителя и входом блока разрешения, второй вход которого соединен с выходом блока синхронизации накопителя,. вход последнего соединен с выходом тактового синхронизатора, а второй выход блока синхронизации накопителя соединен с установочными входами бинарного накопители и блока памяти накопителя, выход блока разрешения соединен со вторым входом выходного регистра сдвига накопителя, а выход последнего с выходом устройства.

Источники информ ации„ принятые во внимание при экспертизе

1. Патент США № 3891930 кл. 328-131, 11.09.75.

2. Авторское свидетельство СССР № 577661, кл. Н 03 К 5/18, 1975.

746307

Й/2

Составитель В. Ваганов

Редактор Ж Рожкова Техред М. Петко Корректор Н. Стец

Заказ 3932/32 Тираж 1019 Подписное

11НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП" Патент", г. Ужгород, ул. Проектная, 4