Система для автоматического контроля параметров интегральных схем

 

УФЩФЯЯО-;мяооФ во 1 .ойов® бох&Мхге т а ЮЬА

Соктз Сс ветских

Социалистических

Республик (iii 746443

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву (22 ) .3а я алеко 18.04,78 (21 ) 2606547/18-24 (51 ) М. Кл.

G 05 В 23/02 с присоединением заявки 3%

Гасударственный комитет (28)Приоритет

Опубликовано 07.07.80. Бюллетень № 25

Дата опубликования описания 07.07.80 во делам нзобретеннй н отхрытнй (53) УД К 621.564 (088.8) (72) Авторы изобретения

В. И. Самсонов, Е. А. Маслов и Э. И. Пушкин (71) Заявитель (54) СИСТЕМА ДЛЯ АВТОМАТИЧЕСКОГО КОНТРОЛЯ

ПАРАМЕТРОВ ИНТЕГРАЛЬНЫХ СХЕМ

Изобретение относится к контрольно-измерительной технике, в частности, к системам автоматического контроля параметров цифровых интегральных схем (11ИС), в том числе и больших интегральных схем (БИС) в условиях их массового производства, и может использоваться для автоматического контроля параметров интегральных схем с функцией памяти, а также для контроля параметров любых схем, содержаших ячейки, требующие одинакового. режимного обеспечения и, следовательно, 10 одной программы контроля, таких как многовходовые логические элементы И, НЕ, И вЂ” НЕ, ИЛИ, ИЛИ-HF, и др.

Известна система для автоматического конт- . т5 роля параметров электронных схем, включающая в себя управляющую вычислительную машину, измерительные станций, рабочие посты, дешифратор измерительных станций и блок прерывания программ (1) .

Наиболее блиэкой к предлагаемой является

I система совмешенного контроля статических и динамических параметров цифровых интегральных схем и больших интегральных схем, содержащая уйравляющую вычйслительную ма / шину, измерительную станцию, состояп(ую из коммутационной матрицы, блока программируемых источников напряжения и тока, блока измерения, блока сравнения, блока регистров тестовых комбинаций, блока задания временных интервалов, согласутгццего устройства, блока прерывания УВМ, регистра готовности измерительной станции, и рабочие посты, содержащие коммутатор выводов, подключенный к контактному устройству для включения испытуемой интегральной схемы, устройство управления коммутатором выводов и регистр готовности рабочего поста (21.

1фи переходе от контроля одной ячейки к контролю другой, измерительная станция обращается к управляющей вычислительной машине для получения команд на соответствующие переключения в коммутационной матрице. Такой принцип работы возможен при контроле параметров цифровых интегральных схем, состоящих из неодинаковых ячеек, контроль каждой из которых требует своего режимного обеспечения и, следовательно, индис вторыми входами блока сравнения, второго элемента И и выходом блока задания временных интервалов, третий вход которого подключен к выходу третьего элемента ИЛИ, второй вход которого соединен с первым выходом блока согласования и с вторыми входами формирователя команд и счетчика, выходы которого подключены через дешифратор к первым входам блока формирователей уровней, соединенного с вторым коммутатором, выход формирователя команд подключен к третьим входам дешифратора и блока формирователей уровней, а третий вход соединен с четвертыми входами блока формирователей уровней и первым выходом второго регистра готовности.

На чертеже показана блок-схема одного . измерительного. канала.

Система содержит управлйющую вычислительную машину Г, измерительное устройство ГГ и

n — индентичных автономных каналов I I I измерения.

Измерительное устройство II содержит блок

1 согласования, блок 2 прерывания, блок 3 регистров, блок 4 программируемых источников напряжения и тока, блок 5 измерения, блок 6 сравнения, блок 7 задания временных интервалов, коммутатор 8, селектор 9 режимов, элемент НЕ 10, элемент И 11, элемент И 12, элемент И 13, элемент ИЛИ 14, элемент ИЛИ 15, триггер 16, регистр 17 готовности, элемент

ИЛИ 18.

Каждый из каналов измерения содержит коммутатор 19, рабочий вход 20 системы, блок 21 управления, формирователь 22 команд блок 23 формирователей уровней, дешифратор 24, счетчик 25, регистр 26 готовности, кнопку "Пуск" 27.

Система работает следующим образом.

Измерительное устройство I I осуществляет поочередный (обегающий) опрос регистров

26 готовности, фиксирующих подключение ко входу 20 контролируемой интегральной схемы, а управляющая вычислительная машина Г, в свою очередь, производит опрос готовности измерительного устройства 1Г, посылая команду опроса через блок 1 согласования на вход элемента ИЛИ 18, который не пропускает эту команду до тех пор, пока не взведен регистр

17 сигйалом от регистра 26, Как только контролируемая интегральная схема подключается ко входу 20, оператор, обслуживающий измерительный канал, нажимает кнопку 27 и тем самым взводит регистр 26, который в свою очередь взводит регистр 17. По получении с выхода регистра 17 сигнала готовности элемент ИЛИ 18 пропускает на управляющую вычислительную машину T через блок I согласо746443 4 видуапьйсомйь йрОгреаМйым коймтсроля, заложенной в памяти УВМ, м .а

Недостйткамммй известных систем для кон-, =" троляы"йакрамедтароовмаийтегралтьйых схем являются ограниченные функцйональйые возможности, низкая производительность и значительный объем используемой памяти УВМ.

Цель изобретейия — расширение области применения и увеличение быстродействия системы.

1О

Поставленная цель достигается тем, что в стнсвсмтктеМсут автоматического контроля параметров интегральных схем; содержащую управляющую вычислительную машину, соединенную с измерительным устройством, включающим коммутатор, соединенный первыми входами с выходами блока программируемых источников, вторым входом — со вторым выходом блоКа измерения,- а трестьим входом — с первыми входами блока сравнения, блока измерения, блока программируемых источников напряжения и тока, бл6кмардзадания временных интервалов и перьым выходом блока регистров, первый вход которого подключен к выходу блока сравнения, а второй вход — к первому входу элемента ИЛИ и первому выходу блока согласования, первый вход которого соединен с выходом блока прерывания, второй вход— со вторым выходом блока регистров, а третий вход — с выходом элемента ИЛИ, второй вход которого соединен с выходом первого регистра готовности, и несколько автономных каналов йзмерения, состоящих из. последовательно сое.диненных кнопки "Пуск", второго регистра готовности, блока уйравления и второго коммутатбрСч Пьаходьгчкорормсс"сОедииены с четвертьтяих вчходармдиут iiep%3ro коммутатора, а вторые входы являются рабеочймФ Уходами системы, второй вход блока управления подключен к выходу блока регистров, а второй регистр го товмйосЪГу оаоедййЕн с = йеьрвоыч мс " регистром готовности, введены в йзмаерткйттельное устройство

"=селектор режимов, скостоящйй из элемента НЕ, двух элементов йЛй, трех элементов И и им и триггера, та в каждый каны" измерения— блок фоырмирователей уро вМей, дешифратор, фосрмйрователь комй@ "Рб етчик," выход старше мго разряда" котороугок %@йтйбчен к первым входам триггера и первого" апемеита И; вторые Входм которых" соедвиеиьа " С первым входом блока регистров и "входом Элемента НЕ, выход которого подклсючен через второй элемент

Й кМервоВ Моду Ътф гоа элемента ИЛИ, — геатичмые"и В первого элемента и а ьййф — со входом

ык» симами .г. мжаамтиМтсстсыааасыквфвхдШсйййИИИ блрка прерывании, 55f)(ogFpmrrepa подключен рк"первь% io aM счетчйка,"мтретьего элемента

ИПИ и оррмйртоватчеМЗГ" команд через третий элемент И, второй вход которого соединен

746443 б нанни команду опро 3 готовности измеригельного устройства 11, поступившую на его первый вход. По получении сигнала готовности измерительного устройства 1 Т, управляющая вычислительная машина I выдает команды и через блок 1 согласования осуществляет распределение информационной части команд программы контроля в соответствующие регистры блока 3. Информационная часть команды программы содержит данные, необходимые для выполнения программы, контроля параметра, а именно данные о величине контрольных и контролируемых сигналов, о величине граничных значений контролируемых параметров, о необходимых переключениях в коммутаторе 8, о времени переходных процессов при контроле параметров, а также данные о режиме работы измерительного устройства II и каналов 1 II измерения.

Из блока 3 цифровая информация в двоичном коде поступает в блок 4, где коды информационной части команд преобразуются в выходные напряжения и токи определенной величины и полярности, в блок 5, в блок 6, в блок 7, преобразующий двоичные коды в аналоговые сигналы, в коммутатор 8, на входы элементов HE 10, И 11 и триггера 16 селектора 9, а также на вход блока 21, который по получении этого сигнала разрешает подключение выходов блока 23 через коммутатор 19 к адресным входам контролируемой интегральной схемы БИС. Через коммутаторы 8 и 19 ! соответствующие выходы блока 4 подключаются к требуемым выводам контролируемой интегральной схемы, а также к соответствующим входам блока 23, на выходах которого

25

35 формируются контрольные ситналы низкого или

55 зарядки, а счетчик 25 формирует адресный код первой контролируемой ячейки интегральной высокого уровней "О" и "1* соответственно.

Кроме того, через коммутаторы 19 и 8 соответствующие выводы испытуемой интегральной схемы БИС подключаются ко входу блока 5.

После срабатывания коммутатора 8 и коммутатора 19 управляющая вычислительная машина выдает команду "Начало контроля", по получении которой измерительное устройство II отключается от управляющей вычислительной машины, а команда "Начало контроля" поступает через элемент ИЛИ 15 на вход блока 7 и в измерительный канал III — на один из входов формирователя 22 и вход М вЂ” разрядного двоичного счетчик 25 По получении команды

"Начало контроля" блок 7 формирует временной интервал на установление переходных процессов, формирователь 22 вырабатывает команду на подзарядку внутренних емкостей испытуемой интегральной схемы, которая через блок 23 разрешает проведение процесса подсхемы, который поступает на дешифратор 24, формирующий адресные сигналы для первой контролируемой ячейки . Эти сигналы с выхода дешифратора 24 посредством блока 23 устанавливают на выводах контролируемой схемы необходимые сигналы управления, разрешая тем самым доступ к первой ячейке контроля. Результат контроля с выхода блока 5 поступает на вход блока 6.

10 По окончании временного интервала на установление переходных процессов блок 7 формирует сигнал на разрешение сравнения в блоке 6 цифрового эквивалента измеряемого параметра с его эталонным значением и занесение результата сравнения в блок 3. Одновременно указанный сигнал с выхода блока 7 поступает через элемент И 13 в измерительный канал 1И на входы N-разрядного счетчика 25 и формирователя 22, а также через элемент ИЛИ 15 на вход блока 7.

По получении указанного сигнала счетчиком

25 содержимое последнего увеличивается на единицу, что соответствует установлению кода адреса второй контролируемой ячейки. При этом формирователь 22 вырабатывает сигнал на проведение подзарядки и запрещает работу дешифратора 24 на время подзарядки. По окончании указанного сигнала блок 7 формирует временной интервал на установление переходных процессов для контроля второй ячейки. Измерение параметров второй и последующих ячеек происходит вышеописанным образом.

Информация о результатах контроля ячеек памяти контролируемой интегральной схемы заносится из блока 6 в регистры блока 3, где хранится до окончания процесса контроля всех ячеек.

Об окончании контроля параметров последней ячейки интегральной схемы свидетельствует сигнал, установившийся на выходе последнего....разряда N-разрядного счетчика 25. Этот сигнал поступает на входы триггера 16 и элемент

V 11 селектора 9. Триггер 16 при этом взводится и запрещает тем самым прохождение через элемент И 13 сигналов на повторение контроля, а элемент И 11 пропускает сигнал окончания контроля через элемент ИЛИ 14 в блок 2, посредством которого осуществляется подключение измерительного устройства II к управляющей вычислительной машине T. При этом вся информация о результатах контроля переписывается из блока .3 в управляющую вычислительную машину Т, где осуществляется ее обработка.

Таким образом осуществляется процесс многократного измерения параметров без обращения к управляющей вычислительной машине. Аналогично осуществляется контроль параметров любых интегральных схем, состоя7 ших из одинаковых ячеек, требующих одного режимного обеспечения и,"следовательно, одной программы контроля.

Предложенная система для автоматического контроля параметров итгтегральных схем более эффективна йо сравнению с известными.

Она обеспечивает высокую производительность контроля эа счет исключения многократного обращения к, уйравляюшей вычислительной машине при контроле параметров одинаковых элементов интегральных схем, требуюших одной программы контроля.

Предложенная системз обладает более широкими функциональными возможностями, поскольку она обеспечивает контроль схем, требуюшйх команд из подзарядку внутренних ему 1стей. Кроме того, в предложенной системс при контроле порзметров ИС. состоящих из одинаковых ячеек, используется меньший объем пзмяти УВМ, поскольку в программе контроля исключЕны команды на переключения элементов в коммутационной мзтрице при переходе от контроля одной ячейки к контролю другой.

Формула изобретения

Система для автоматического контроля пара метров интегральных схем, содержзшая упрзвпяЮшую вычислительную машину, соединенную с измерительным устройством, включаюшим коммутатор, соединенный первыми входами с

-., ---." выходами блока программируемых источников, вторым входом — со вторым выходом блока измерения, а третьим входом — с первыми входами блока сравнения, блока измерения, блока прогрзммируемьй источников нзпряже" =йия и тока, блока зздайия временных интервалов и первым выходом блока регистров, первый вход которого подключен к выходу блока

I сравнения, а второй вход — к первому входу элемента ИЛИ и первому выходу блока согла сования, первый вход которого соединен с выходом блока прерывзийя, второй вход — со втбрым выходом блбка регистров, з третий вход — с выходом элемента ИЛИ, второй вход которого соединен с выходом первого

"" -"регистра готовности, и несколько автономных каналов и меренйя, состояших из последовательно соединенных кнопки "Пуск", второго э46443

45 регистра готовности, блока управления и второго коммутатора, выходы которого соедиие ны с четвертыми входзми первого коммутзторз, з вторьre входы являются рабочими входами системы, второй вход блока управления подключен к выходу блока регистров, а второй регистр готовности соединен с первым регистром готовности отличаю щаяся тем, что, с целью расширения области применения и увеличения быстродействия системы, в измерительное устройство .введены селектор режимов, состоящий из элемента НЕ, двух элементов ИЛИ, рех элементов И и триггера, в каждый канал измерения введены блок формирователей уровней, дешифратор, формирователь команд и счетчик, выход старшего разряда которого подключен к первым входам триггера и первого элемента И, вторые входы которых соединены с первым выходом блока регистров и входом элемеитз HF, выход которого подключен через второй элемент И к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, з выход — со входом блока пре25 рывзиий, выход триггера подключен к первым входам счетчика, третьего элемента ИЛИ и формирователя команд через тре ий элемент И, второй вход которого соединен с вторыми входами блока сравнения, второго элемента И и выходом

gp блока задания временных интервалов, третий вход которого подключен к выходу третьего элемента ИЛИ, второй вход которого соединен с первым выходом блока согласования и с вторыми входами формирователя команд и счетчика, выходы которого подключены через дешифратор к первым входам блока формирователей уровней, соединенного с вторым коммутатором, выход формировlTGJIH команд подключен к .третьим входам дешифрзторз и бло4О кз формирователей уровней, з третий вход соединен с четвертыми входами блока формирователей уровней и первым выходом второго регистра готовности.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельс1во СССР М 441532, кл. G 05 В 23/02, )971.

2. Еогородицкий Л. A. и др.Многопостовой комплекс *Электрон-СЛ. -"Электронная промьниленность", )975, М 1. с. 24-35 (прототип).

746443

Составитель g,. Ворсобина

Техред И.Асталощ Корректор И. Муска

Редактор Л. Алексеенко

Филиал ППП "Патент", r. Ужгород, ул. Проектная„4

Заказ 4102/16 Тираж 956 Подписное !

1НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5