Устройство для анализа информационной последовательности

 

СПИ

ИЗОБ

К АВТОРСКО

Союз Советских

Социалистических

Республик 746529 (6I ) Дополнительно (22) Заявлено 04 04

5t)M. Кл.

G 06 F Il/04 с присоединением за

Гоеударстеенный комитет

СССР (23) Приоритет по делам нзобретеннй н открытнй

Опубликовано 0

Дата опублико

53) Уд К681.325 (088, 8) (72) Автор изобретения

Д. С. 1 игалашвили (7I ) Заявител Тбилисское наУчно-пРоизводственное объединение электРонной и Вычислительной техцики Элв& (54) УСТРОЙСТВО ДЛЯ АНАЛИЗА ИНФОРМАЦИОННОЙ

HGCЛЕДОВАТЕ ЛЬНОСТИ

Изобретение относится к вычислительной технике и может быть использовано для поиска неисправностей и ошибок в аппаратах и программных средствах электронного цифрового оборудования.

Известно устройстве, содержашее входной регистр, память, блок отображения, гевэратор, схему сравнения, блок задержки Х)

Производительность известного устрой- О ства недостаточна.

Наиболее близким к предлагаемому является устройство, содержашее генератор, входной регистр, выход которого соединен с входами памяти, управляюший вход котс 5 рой соединен с выходом блока управления памятью, схему сравнения, блок задержки„кодовые преобразователи, блок отображения, индикатор знаков, блок управления индикацией $2)

Недостатком известного устройства является низкий коэффициент использования оборудования.

Цель изобретения - повышение коэффициента использования оборудования.

Поставленная цель достигается тем, что в устройство для анализа информжи онной последовательности, содержащее входной регистр, выходы которого соединены с информационными входами памяти, схему сраввэния, блок задержки, блок уп-. равления памятью, выходы которого ссади иены с первым и вторым управлякецими входами памяти и первым входом блока управления индикацией, три кодовых пре« образователя информации, генератор знаков, генератор вспомогательных импульсов, выход которого соединен с цервым входом блока формирования временной диаграммы, выход которого соединен через узел управления блоком отображения с блоком отображения, блок синхронизации, первый вход которого соединен с первым выходом генератора, введены два распределителя, входной. коммутатор, выходной коммутатор, управляющий коммутатор, счетчик, блок задания начального адреса, 3 7465 блок запуска, блок задания режимов, коммутатор, причем входы первого распределителя являются входами устройства, первый выход распределителя через входной коммутатор соединен с первой группой

5 входов входного регистра и первым входом схемы сравнения, второй выход первого распределителя соединен со вторым входом блока синхронизации, выход которого соединен с первыми входами блока 10 звдержки, блока задания начального адреса, блока управления памятью, вторым вжэдом схемы сравнения и входом второго распределителя, выходы которого соединены со второй группой выходов входного регистра, выходы памя ж через выходной коммутатор соединепы с входамт первого кодового преобразователя и генератора вспомогательных импульсов и первым входом второго кодового преобразователя, вы-20 ходы первого, второго и третьего кодовых преобразователей через последователь но соединенные коммутатор и генератор знаков соединены со вторым входом блока формирования временной диаграммы, третий 25 вход которого соединен с выходом блока управления индикации и вторым входом генератора, выход которого соединен со вторым входом блока управления памятью, третий вход которого соединен с выходом 30 блока запуска, вторыми входами блоков управления индикацией и задания начального адреса, выход которого соединен с четвертым входом управления памятью и входом третьеГо кодового преобразователя, 35 выход блока задержки соединен с первым входом блока запуска, второй вход которого соединен с выходом схемы сравне-. ния, третий выход первого распределителя соединен с третьим входом блока запуска, 40 выходы управляющего коммутатора соединены с управляюшими входами коммутатора, входного и выходного коммутаторов, выход счетчика соединен с третьим входом блока задания начального адреса, выходы 45 блока задания режимов соединены с соот- . ветствующими входами блока управления дамма, блока запуска, блока управления индикацией, счетчика, управляющего коммутатора, блока формирсаания време душой 50 диаграммы, генератора, схемы сравнения, блока задержки, второго кодового преобразователяя.

Блок-схема устройства приведена на чертеже.

55 устройство содержит распределители

1,2, блок 3 задания режимов, генератор

4, .блок 5 синхронизации, память 6 „

29 4 входной регистр 7, блок 8 управления памятьк, блок О управления индикацией, блок 1Gотображения,,узел 11 управления блоком отображения, кодовые преобразователи 14-14 информации, генератор

15 вспомоГательных импульсов, блок 16 формирования временной диаграммы, генератор 17 знаков, блок 18 запуска, схему 19 сравнения, блок 20 задержки, комг утатор 2 1, входной коммутатор 22, выходной коммутатор 23, управляющий коммутатор 24, счетчик 25, блок 26 задания начального адреса..

Устройство работает следующим образом.

Устройство работает.в двух основных режимах: анализа логических состояний и анализа логических временных соотношений. В каждом режиме имеется возмож ность анализировать область данных до прихода пускового сиГнала, после пряха да пускового сигнала или в районе пускового сигнала. В каждом режиме имеется возможность наблюдать временные диаграммы, а также двоичную и восьмиричную или двоичную и шестнадцатиричную информации, эквивалентные желаемому исследуемому слову из области данных. В общем случае работа устройства разделяется на два этапа: иа первом этапе происходит выборка информации, а иа втором - отобра жение этой информации иа экране блока 10.

Рассмотрим работу устройства на первом этапе при анализе щестнадцатиразрядных слов в первом режиме, т.е. при анализе логических временных состояний.

При проверке шестнадцатиричного обо-. рудования информация через распределителЬ 1, входной коммутатор 22 и входной регистр 7 подается в память 6,4

Генератор 4 в этом случае не функционирует и поэтому работа устройства синхронизируется с помощью внешнего (про веряемого) синхросигнала. Это означает, что на выходе блока 5 имеются импульсы внешнего синхросигнала. После этого работа устройства управляется блоком 18.

И меютс следующие способы запуска устройства.

Внешний запуск. При этом появление сигнала на соответствующем входе усъройства через распределитель 1 вызывает срабатывание блока 18.

Ручной запуск. В этом случае опера тор с помошью блока 3 вызывает срабатывание блока 18.

Запуск по ключевому слову. В этом случае в блоке 3 набираечся какоелибо

Рассмотрим работу устройства на втором этапе.

Выработка импульсов, управляюших лучом в блоке 10, осушествляется в блоке 11. После осушествления выборки информации и соответственно записи этой информации в память 6 4, управление передается блоку 9. В зависимости от режима выборки информации (до, средний, после), который задается блоком 3 по сигналам блоков 8 и 18, в блоке 9 определяется момент начала индикации в блоке 1Î. После определения этого момента на выходе блока 9 вырабатывается сигнал, который запускает генератор 4, импульсы которого поступают в блок 8.

Сюда же поступает информация о начальном адресе памяти 6„, соответствуюшем пусковому сигналу от блока 25. По этому начальному адресу считывается первое слово и затем восемнадцать слов, последуюших этому слову. Теып считывания информации задается генератором 4. В каждом кадре повторяется один цикл считывания информации из памяти 64, с начального адреса. Считанная информация через выходной коммутатор 23 подается на кодовые преобразователи 12-14 и на блок 15.

Информжия из кодовых преобразователей 12-14 подается через коммутатор

21 на генератор 17. Определение тех разверток, в которых требуется размешение знаковой информации, а также отображение вспомогательных импульсов осушествляется в блоке 16.

При работе с восьмиразрядным и четырехразря дным цифровым оборудованием работа известного устройства не эффективна, так как в первом случае 1/2 часть и во втором случае 3/4 части обьема ЗУ не исп льзуются. В предлагаемом устройстве при работе с восьмиразрядным оборудованием работа ЗУ организуется таким образом, что оно разделяется на две части по разрядности, 6 < и 6 составляют одну часть, а 6> и 64 —. вторую.

При отклапке программы возможность логического анализатора запускаться по нужному ключевому слову, по количеству тактов или по какому либо единичному сигналу и возможность исследовать область данных до прихода пускового ст Нала, а также в окружении или после него, кроме того возможность отображения информации в удобной для оператора фор5 . 7465 ключевое слово. Эго слово поступает в схему 19, куда также поступает входная информация через распределитель 1 и входной коммутатор 22. При сравненйи срабатывает блок 18.

Запуск тю количеству синхроимпульсов или тактов. В этом случае в блоке 3 за дается количество тактов. та и14ормация задерживается в блоке 20. После прихода заданного числа синхроимпульсов срабаты- 0 вает блок 18.

Все эти способов. зил@ска увеличивают ги.бкость и эффект чвюсть поиска неисправ-. ностей, так как имеется возможность ис:-ледовать любые промежутки работы обьекта или любой участок программы. Во входном регистре 22 информация задерживается на время, необходимое для записи в память 6q»4 . Синхроимпульсы постуна- 20 ют также в блок 26, содержимое которого поступает в блок 8, где вырабатывается текушпй адрес памяти 6 < . После формирования импульса пуска на выходе блока

18 счет импульсов в блоке 25 и выработ-25 ка адресатов и блоке 8 нрекрашается и управление передаечся блоку 9. Если требуется исследование области данных после пускового сихнала, то в этом случае запись в память 64 начинается после 30 прихода пускового сигнала до заполнения памяти. В блоке 25 счета чмпульсов B этом случае вовсе Be происходит, а это означает, что начальный адрес, который соответствует пусковому сигналу, опреде- 35 ляется нулевой ячейкой памяти 64 . После заполнения we,.яти 6 < < в блоке 8 вырабатывается сигнал, по которому управление передае ся блоку 9. А если требуется исследовать область данных в ра- 0 йоне пускового сигнала, то в этом случае тоже осушествляется непрерывная запись и счет синхроимнульсов в памяти и в блоке 25. После прихода пускового сигнала из блока 18 счет импульсов в блоке 25 45 прекрашается, этим обеспечивается сохранение начального адреса памяти 6 < < соответствуюшего приходу пускового cBr

Нала, а запись в память 644 продолжается. Таким образом, в памяти 61. ос- 50 тается 64 слова до прихода пускового сигнала: и 64 слова после него и обеспечивается, таким образом, возможность . исследовать слова, окружаюшие пусковой сигнал, в качестве которого может быть 55 какое либо ключевое слово, определенное количеством тактов с начала работы устройства, какой-либо единичный сигнал

29 6 проверяемого обьекта или ручной сигнал оператора.

7 7465 ме, обеспечивает исследование любого участка программы. Длительность отлад.ки программ уменьшается примерно в три раза, но это не является пределом.

Ориентировочный экономический эффект

5 от применения логического анализатора составит примерно 80 тыс. руб. в год.

Формула изобретения

Устройство для анализа информацион ной последовательносж, содержащее входной регистр, выходы которого соединены с информационными входами памяти, схе му сравнения, блок. задержки, блок управления памятью, выходы которого соединены с первым и вторым управляющими входами памяти и первым входом блока управления индикацией, три кодовых преоб разователя информации, генератор зпаков, генератор вспомогательных импульсов. выход которого соединен с первым входом блока формирования временной диаграммы; выход которого соединен через узел уп- 2s

1 равления блоком отображения с блоком отображения, блок синхронизации, первый вход которого соединен с первым выходом генератора, о т л и ч а ю щ е е с я тем, что, с целью повышения коаффиц.иента ис- gp пользования оборудования, в него введены два распределителя, входной коммутатор, выходной коммутатор, управлякиций коммутатор, счетчик, блок задания начального

agpeoas блок запуска блок задания режи- 35 мов, коммутатор, причем Входы первого распределителя являются входами устройства, первый выла распределителя через входной коммутатор соединены с первой группой входов входного регистра и пер- 4О вым входом схемы сравнения, второй выход, первого распределителя соединен со . вторым входом блока синхронизации, выход которого соединен В первыми входами блока задержки, блока задания начального 4 адреса, блока управления памятью, вторым

Входом схемы сравнения и входом второго распределителя, Выходы которого соедине29 8 ны со второй группой выходов входного регистра, выходы памяти через выходной коммутатор соединены с входами первого кодового преобразователя и генератора вспомогательных импульсов и первым владом второго кодового преобразователя, выходы первого, второго и третьего кодовых преобразователей через последовательно соединенные коммутатор и генератор знаков соединены со вторым входом блока формирования временной диаграммы, третий вход которого соединен с выходом блока управлеНия индикации и вторым входом генератора, выход которо го соединен со вторым входом блока управления памятью, третий вход которого соединен с выходом блока запуска, вторыми входами блоков управления инд.икацией и задания начального адреса, выход которого соединен с четвертым входом управления памятью и входом третьего кодового преобразователя, выход блока задержки соединен с первым входом блока запуска, второй вход которого соединен с выходом схемы сравнения, третий выход первого распределителя соединен с третьим входом блока запуска, выходы управляющего коммутатора соедине» ны с управляющими входами коммутатора входного и выхадноГо коммутаторов, выход счетчика соединен с третьим sxo дом блока задания начального адреса, ВЫХОДЫ бра Задаиня рЕжИМОВ СОЕДИНЕны с соответствующими входами блока управления памятью, блока запуска, бло» ка управления индикацией„счетчика, уъравляющего коммутатора, блока формирования временной диаграммы, генератора, схемы сравнения, блока задержки, второго кодового преобразователя.

Источники информации, принятые во внимание при экспертизе

1. ЭЩ Т с еасбоп Зовr um eats сюс Meara . 3.975,т. 24, _#_ 4, с. 353-366.

2. Авторское свкдетельство СССР по заявке Ъ 2596308/24, 27.03.78.

746520

Составитель LL Гнигалашвили

Редактор И. Ковальчук Техред Л. Теслюк Корректор В. Синицкая

Заказ 4 104/18 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по д,елам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент" ; г. Ужгород, ул. Проектная, 4