Генератор псевдослучайных кодов

 

(72) Авторы изобретения

А. A. Даниленко и Ю. М. Корбашов (71) Заявитель (54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ КОДОВ

Изобретение относится к вычислительной технике и может быть использовано для выработки случайных кодов в специализированных устройствах вычислительной техники.

Одним иэ известных устройств для получения псевдослучайных кодов является генератор случайных чисел ГСЧ, содержащий генератор тактов, датчик равномерно распр вдел еинык случайных чисел, цифровую схему сравнения, блок памкти, специализированный дешифратор, регистр формиро-, вания случайного числа, входные и выходные вентили.

Недостатком данного устройства явля15 ется то, что длина формируемой последовательнос ги ограничена, емкостью слов, записанных в блок памяти (L) .

Другим устройством для получения псевдослучайных кодов является генератор случайных целых чисел, содЬржаший мно жество ГСЧ, построенных на сдвиговых регистрах, генератор сикхроимпульсов, соединенный со множеством ГСЧ, и сумми2 рующую схему, входы которой соединены с выходами множества ГСЧ $2) .

Недостатком данного устройства явля ет ся то, что длина формируемой последовательности ограничена общей разрядностью применения ГСЧ.

Наиболее близким по технической суш ности и достигаемому положительному эф-, фекту в данному изобретению является генератор псевдослучайных кодов, состоящий из основного регистра, выходного регистра, адресного регистра, блока памяти, двух суммирующих регжтров и промежуточ ного регистра. Соответствующие выходы основного регистра соединены со входами адресного регистра, выходного регистра и входом второго суммирующего регистра.

Вход блока памяти соединен с выходом адресного регистра, а выход со входом первого суммирующего регистра. Входы промежуточного регистра соединены с выходами первого и второго суммирующих регистров, а выход со входом основного регистра $3) .

Недостатком известного устройства яв« ляется то, что длина формируемой последовательности ограничена емкостью применяемого блока памяти.

Цель изобретения - расширение функ5 циональных возможностей генератора за счет увеличения длины периода формируемой последовательности.

Дпя достижения поставленной цели в

/ 1О генератор псевдослучайньк кодов, содержащий блок памяти, регистр памяти, регистр адреса, блок управления, введены регистр кода, преобразователь кода, датчик случайных чисел и распределитель, первый и второй входы которого соедине15 ны соответственно с выходом блока памяти и с первым выходом датчика случайных

1 чисел, второй выход которого соединен с первым входом преобразователя кода, второй вход которого соединен с выходом

20 расн, первый выход преобразователя кода соединен со входом регистра памяти, а второй, третий и четвертый выходы преобразователя кода соединены

25 соответственно со входами регистра кода, регистра адреса и блока управления, выл ходы которых соединены с первым, вторым и третьим входами блока памяти соответственно. 30

На фиг. 1 приведена блок-схема генератора; на фиг. 2 — пример реализации преобразователя кода.

Генератор содержит регистр 1 памяти, регистр 2 кода, регистр 3 адреса, блок 4 З5 управления, входы которых соединены с выходами преобразователя 5 кода, входы которого соединены с выходами датчика 6 случайных чисел (ДСЧ) и распределителя

7, входы которого соединены с выходами 4и датчика 6 случайных чисел и блока 8 памяти, входы которого соединены с выхода.ми регистров 2 и 3 и блока 4 управления.

Распределитель 7 кода состоит. из элементов 9-20 ИЛИ, элементов 21-44 И и 45 элемента 45 HE. Первые входы элементов 21, 23, 25, 27, 29, 31, 33, 35, 37, 39, 41 и 43 И соединены со входами элемента 45 НЕ, вторые — с соответствующими шинами входных разрядов, а выходы — о, соответствующими входами элементов 9»20

ИЛИ. Первые входы элементов 22,24,26, 28,30,32,34,36,38,40,42 и 44 И соединены с выходом элемента 45 НЕ, вторыес соответствующими шинами входных разря- »

Ч" дов, а выходы с соответствующими входами выходнйх элементов 9-20 ИЛИ.

Принцип работы генератора основан на том, что увеличение длины формируемой последовательности достигается не за счет нарашивания оборудования, а эа счет случайного обновления содержимого блока памяти.

Генератор работает следующим образом, После включения гейератора, на датчик

6 заносят исходный код и производят пуск,.при этом анализируется блок 4 и устанавливается соответствующий режим работы блока 8 памяти. Если режим работы генератора есть Запись в блок памяти, то в ячейку блока памяти по адре- . су, хранящемуся в регистре 3, заносится информация с регистра 2, а на преобразс ватель 5 йоступает код только с датчика

6, который преобраэовывается и передаеч ся на регистр 1. Кроме того, преобразованная информация или ее часть заносится соответственно на регистры 2 и 3, а также в блок 4 управления, который определяет режим работы устройства в следующем цикле. Если режим работы устройства есть "Считывание иэ блока памяти, то информация на преобразователь 5 поступает не только с датчика 6, а также из соотвеч ствующей ячейки блсжа памяти, адрес которой хранится на регистре 3, преобразовывается и поступает на выходной регистр 1.

Кроме того, преобразованная информация или ее часть заносится соответственно на регистры 2 и 3, а также в блок 4, который определяет режим работы устройства . в следующем цикле. Преобразователь 5 может выполнять любые функции преобразования информации, например, суммирование по rood 2 предыдущего кода с кодами, поступающими с датчика и иэ блока 8 памятна

Для увеличения длины формируемой последоватвпьности необходимо, чтобы коды на регистрах 2 и 4 и в блоке 4 были взаимонезависимы, так как в противном случае в информации, записываемой в блок 8, будет всегда присутствовать код адреса, что существенно снижает общее число состояний блока 8. B связи с этим разрядность датчика 6 равна сумме разрядностей, регистров 2 и 3 и блока 4, а для расщиренин" разрядной сетки блока 8 применен распределитель 7, который перемешивает информацию, считываемую из блока 8, в соответствии со значением выбранного (одного, или нескольких) разряда датчика 6. . В табл. 1 показана зависимость выходньас разрядов распределителя 7 от входных разрядов при нулевом состоянии выбранного разряда датчика 6. В табл. 2

5 746646 6 показана .".:ависимость выходных разрядов "единичном состоянии выбранного разря6 распределителя 7 от входных разрядов при да датчика 6.

Таблица 1

Таблица 2

Принципиальная схема построения одного из примеров распределителя 7 показана на фигуре 2.

Ю

Одним из основных критерию ripa оценке статистических свойств вырабатываемой предлагаемым устройством последовательности является ее периодичность . Длина периода лежит в интервале, верхняя грани45 ца которого равна общему числу состояний предлагаемого устройства:

¹ . 2++ + ), Yl — .разрядность БП (ЧРг)

- количество слов, хранимьаг в БП (2п ), m- разрядность адресной части БП (АРг), 55 к - разрядность регистра характера обращений.

При оценке нижней границы необходимо учесть, что длина формируемой поспедовательности для каждого состояния БП лежит в пределах Кл о к+гав-п

Так как hA>.2,, на выходе преобразователя будет осуществлен полный перебор всех кодов, а, следовательно, бу-. дут перебраны все состояния ВП, ВП име ет 2 состояний. Таким образом, длина периода формируемой последоватепьности лежит s пределах:

М М, n +K+m+

-М ° 1

Из этого выражения видно, î верхняя граница формируемой последовательности совпадает с обшим числом состояний предлагаемого устройства, а нижняя граница близка к общему числу состояний предлагаемого устройства. Так, например,при применении шестнадцатиразрядного БП на

256 чисел, имеющего два режима работы (считывание или запись ) и, если в качестве ДСЧ используется сдвиговый ре46 8 регистр адреса, блок управления, о т л ич а ю ш, и и с я тем, что, с целью расширения функциональных возможностей генератора за счет увеличения длины периода генерируемой последовательности, он содержит регистр кода, преобразователь кода, датчик сЛучайных чисел и распреде- . литель, первый и второй входы которого соединены соответственно с выходом блока памяти и с первым выходом датчика случайных чисвп, второй выход которого соединен с первым входом преобраэоватеas кода, второй вход которого соединен с выходом распределителя, первый выход преобразователя кода соединен со входом регистра памяти, а второй, третий и четвертый выходы преобразователя кода соединены соответственно со входами регистра кода, регистра адреса и блока управления, выходы которых соединены с первым, вторым и третьим входами блока памяти соответственно. л+в+ла лб и6

Я. IN

< л+а+ лс м Ыв+л+ лб+ Э т.е.

I ллем, злы

<МС2

Как видно из приведенного примера, верхняя и нижняя границы отличаются не10 значительно. Таким образом, даже нижняя граница формируемой последоватепьности близка,к общему числу состояний предлагаемого устройства.

Следует отметить также то что после расширения и перемешивания коды из .

БП суммируются по mod 2 с конами с

ДСЧ, что позволяет получать последовательность, составляющие элементы которой принимают значения 0 и 1 независимо : от величины смешения кода Ф (при дфО ), Е а это сушественно улучшает статистические свойства формируемой последоват впьности.

Таким образом, использование предлагаеМого устройства позволит на аросТоМ о6 > рудовании получать последовательности практически неограниченной длины с улуч« бренными статистическими характеристиками.

Формула изобретения

Генератор псевдослучайных кодов, со- 0 держащий блок памяти, регистр памяти, ( (7 7466 гистр максимальной длины, верхняя и нижняя границы лежат в пределах

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

% 378826, кл. G 06 Г 1/02, 1973.

2. Патент США % 3761696, кл. 235-152, 1973. .3. Патент США Ж 3559737, кл. 235-152, 1976 (прототип).