Универсальный многозначный логический элемент

 

Союз Советских

Социалистиыеских

Республик оц746904

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 29.06.78(21) 2634837/18-21 с присоединением заявки ¹ (5 )м. Кл!

Н 03 К 5/18

Государственный комитет

СССР ио делам изобретений и открытий (23) Приоритет

Опубликовано 070780.Бюллетень ¹ 25

Дата опубликования описания 070780 (53) УДК 621..374.511; (o88.8) (72) Автор изобретения

Э. Д. Коноплянко и

BP(с;

Физико-механический институт AH Украинской СС ИД 5. Д Д Щ, (71) Заявитель (54) УНИВЕРСАЛЬНЫЙ МНОГОЗНАЧНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

1 Изобретение относится к областй вычислительной техники и может быть использовано в цифровых, аналоговых и гибридных вычислительных устройствах.

Известен универсальный многозначньй логический . ьлемент, содержащий

К-каскадов на транзисторах, в каждом каскаде, кроме последнего, по, одному включающему транзистору и одному . выключающему, а также диодный делитель, определяющий пороги срабатывания транзисторов, причем базы выключающих транзисторов каждого каскада соединены с диодным делителем последующего каскада, а базы включающих транзисторов — с диодным делителем данного каскада (1).

К недостаткаМ амплитудного анализатора следует отнести низкое быстродействие, вызванное тем, что питание баз включающих и выключающих транзисторов с помощью диодного делителя приводит к падению тока приходящего- с ся на каждый последующий транзисторный каскад с ростом их числа, кроме того, наличие в схеме амплитудного анализатора значительного количества резистивных связей снижает тех4

Р ологичность устройства при его изготовлении методами твердотельной интегральной технологии.

Целью изобретения является повышение быстродействия

Для достижения укаэанной цели в универсальный многозначный логический элемент, содержащий К-.каскадов на транзисторах, во все каскады, кроме первого и К-каскада, введены первый, второй, третий и четвертый многоколлекторные транзисторы, причем первый многоколлекторный транзистор эмиттером подключен к шине входного сйгнала, а база через диод подключена к источнику опорных напряжений, первый коллектор первого многоколлекторного транзистора подключен к базе второго многоколлек орного транзистора, второй коллектор первого многоколлекторного транзистора подсоединен к базе третьего многоколлекторного транзистора, первый коллвктор второго многоколлекторного транзистора соединен с базой третьего много- коллекторного транзистора предыдуще- го каскада, второй коллектор второго многоколлекторного транзистора подключен к базе четвертого многоколлек746904 запирающим напряжением +U „„, кото рое и огределяет уровень отпирания транзистора 1 в момент сравнения входного напряжения с Uoð .

Когда входное напряжейие сравнивается с уровнем отпирания транзистора 1„ (U „„),он открывается и открывает транзистор 4„, закрывая при этом за счет открывания транзистора 2 транзистор 3 . В результате напряj0 жение на базе ключевого выходного транзистора с отпйрающего (1,5 8) . становится закрывающим (+10 6) .Необходимость подачи закрывающего напряжения обусловлена тем, что при за15 крывании транзистора 3 н отсутствии транзистора 4 происходит медленное переключение находящегося в насыщений выходного ключ" вого транзистора

5< в закрытое состояние. Подключение же в момент запирания транзисто20 ра 3 запирающего напряжения к базе транзистора 5 через транзистор .

4 обеспечивает высокое быстродей2$ тора из состояния насыщения в выключенное состояние. В этот же момент происходит включение транзистора 3 и подключение к базе выходного ключевого транзистора 5 > второго каскада отпирающего напряжения -1,5 В.

При этом на выходе 16 устройства появляется напряжение Up (фиг. 2, диагр. 7it ) .

Одновременно с увеличением входно35 го напряжения до Uoï блока уровня входного напряжения в базу транзистора Т через резистор 71 поступает уменьшенное на падение напряжения на

50 входного сигнала. В результате падеd0 ния амплитуды входного напряжения на

65 торного транзистора предыдущего каскада, эмиттер второго многоколлекторного транзистора подсоединен к шине отрицательного напряжения питания, первый коллектор третьего многоколдекторного транзистора соединен с базой выходного ключевого транзистора, эмиттер третьего миогоколлекторного . транзистора подсоединен к шине отрицательного напряжения питания, первый коллектор четвертого многоколлекторного транзистора подсоединен к базе выходного ключевого транзистора, эмиттер четвертого многоколлекторного транзистора подсоединен к шине положительного напряжения питания, кроме того, третий коллектор первого и второго многоколлекторных транзисторов, а также второй коллектор третьего и четвертого многоколлекторных транзисторов подключены к собственным базам.

На фиг. 1 представлена электрическая принципиальная схема устройства, а на Фиг. 2 — диаграммы входного линейно изменяющегося напряжения - диаграмма I,,- выходного напряжения устройства в случае реализации им повторительной Функции — диаграмма 3, а также выходное напряжение, в случае реализации элементов 10

-значной Функции одной переменной вида Ч 1974268530 — диаграмма В.

Устройство содержит в каждом кас-; каде, кроме первого, первый многоколлекторный транзистор 1с -i, второй многоколлекторный транзистор 2„ -2„, третий многоколлекторный транзистор

3,1-3,,четвертый многоколлекторный транэйстор 4 -4 „и выходной ключевой транзистор 5„ 5 „+1 . Кроме того и каждом каскаде содержатся диоды

6 -6„ и РезистоРы; 7 7к УСтРойство содержит блок сдвига уровня входного сигнала, сформированный на транзисторах 8, 9 и 10, диоде 11, резисторе 12, клеммы 13-16. При этом клемма 14 является входом, а клемма 16 выходом устройства. 4

Устройство работает следующим образом. В йсходном состоянии, когда на входе 14 устройства входное напряжение равйо нулю, транзистор первого каскада 3 открыт за счет подачи нулевого потенциала в его базу с коллектора траиэистора 2 и отрицательного потенциала 1,5 В, поданного в эмиттер;

При этом на базу транзистора 5 посту пает отпирающее напряжение - 1.,5 В и на выходе 16 устройства поступает напряжение Uj4 от источника "базисных"напряжений через эмиттер-коллекторный переход открытого транзистора 5 . В этом состоянии .четвертый миогоколлекторный транзистор йервого каскада

4 закрйт, так как закрыты транзисторы 2 и 1„ последующего каскада устройства. Транзистор 1 .закрыт rio-данным через диод 6, sего базу ствие элемента за счет быстрого выведания выходного ключевого транзисдиоде 11 входное напряжение. При этом величина отпирающего сигнала, поступающего в базу порогового транзистора 1, равна разности входного сигнала и сигнала с блока сдвига уровня.

Данная разность возникает вследствие того, что сигнал с блока сдвига уровня, входной сигнал и опорное напряжение, слагаясь между собой, приводят к разнице напряжения, равной в любом случае величине падения напряжения на диоде 11. Это позволяет уменьшить входной ток, проходящий через коллекторный йереход транзистора 1-1, и тем самым увеличить входное сопротивление элемента.

Блок сдвига уровня представляет собой эмиттерный повторитель, нагрузкой которого служит диод 11 и транзистор 9. Транзистор 10 линеаризует вйходной сигнал блока сдвига уровня диоде 11 сигнал с выхода блока сдвига уровня входного сигнала имеет амплитудное значение, в каждый момент времени, меньше чем входной сигнал, и таким образом как бы сдвинут по от5 . 746904 ношению к входному напряжению элемента.

° Работа всех последующих каскадов элемента, вплоть до последнего, выг-. лядит аналогично в случае монотонно- го увеличения входного напряжения до 5

О„д,(см. фиг. 2, диагр. П ) . На фиг. 2 показаны два возможных варианта реализации функции многозначной логики одной переменной, но данный элемент является универсальным, т. е. ð может реализовать все множество функций из Р, которое равно в общем случае 1Р . Это связано с тем, что на

k ключей элемента может быть подано любое из k базисных н ряжений. что 15 каждый раз приводит к реализации новой функции одной переменной.

Таким образом, введение в устройстве описанных выше связей вторых и третьих многоколлекторных транзисторов через первые многоколлекторные 2Р транзисторы к шине входного сигнала позволило улучшить условия их работы по сравнению с режимом работы включающих и выключающих транзисторов в прототипе, устранив ограничение вход- 25 ного тока от каскада к каскаду. Это позволило повысить быстродействие каскадов реализующих более высокую значность. Кроме того, данные связи позволили полностью устранить возмож- 3р ность перекрытия включенных состояний смежных каскадов.

Введение описанных выше связей транзисторов 3 и 4 . позволило так1 1 1 же повысить быстродействие элемента. д

Введение же в состав устройства блока сдвига уровня входного сигнала дало возможность увеличить входное сопротивление устройства.

Достоинством предлагаемого устрой- 4р ства является наличие безрезистивных потенциальных связей, позволяющих повысить технологичность элемента в случае изготовления методами твердотельной интегральной технологии.

Формула изобретения

Универсальный многозначный логический элемент, содержащий К каска-

1 дов, на транзисторах, о т л и-ч а. ( ю щ и и сятем,,что,,с целью по вышения быстродействия во все каска,цы, кроме первого и К-каскада, введены первый и второй, третий и четвертый многоколлекторные транзисторы, причем первый многоколлекторный транзистор эмиттером подключен к шине входного сигнала, а база через диод подключена к источнику опорных напряжений, первый коллектор первого многоколлекторного транзистора подключен к базе второго много оллекторного транзистора, втброй коллектор пер „ вого многоколлекторного транзистора подсоединен к базе третьего многоколлекторного транзистора, первый коллектор второго многоколлекторного транзистора соединен с базой третьего многоколлекторного транзистора предыдущего каскада, второй коллектор второго многоколлекторного транзистора подключен к базе четвертого многоколлекторного транзистора предыдущего каскада, эмиттер второго многоколлекторного транзистора подсоединен к шине отрицательного напряжения питания, первый коллектор третьего многоколлекторного транзистора соединен с базой, выходного ключевого транзистора, эмиттер третьего многоколлекторного транзистора подсоединен к шине отрицательного напряжения пита- ния,первый коллектор четвертого многоколлекторного транзистора подсоеди нен к базе -выходного ключевого транзистора,эмиттер четвертого многокол лекторного транзистора подсоединен к шине положительного напряжения питания,кроме того,третий коллектор первого и второго многоколлекторных транзисторов,а также второй коллектор треть. его и четвертого многоколлекторных транзисторов подключеиы к собственным базам.

Источники информации, принятые во внимание при эксйертизе

1. Авторское свидетельство СССР

Р 598227, кл. Н 03 K 5/18, 04.08.76 (прототип).

746904

Sod

-1Щ

Ьь ф д г

Ю

Ы.р

6 д

ЦНИИПИ Зак аз 49 66/49

Тираж 995 Подписное

Филиал ППП Патент, r. Ужгород, Ул. Проектная,4