Устройство управления аналого-цифровым преобразователем

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски н

Социалистические республик (iii748399 (61) Дополнительное к авт. свил-ву (22) Заявлено 27.06.78 (21)2637299/18-21 с присоединением заявки ¹(51)M. Кл.

G 06 F. 1/04

Н 03 К 13/02

Гасударственный камнтет

СССР (23) Приоритет

Опубликовано 15.07.80. Бюллетень ¹ 26 но делам нзебретеннй и ютнрытнй (53 ) Уд К 68 1. 325 (088.8) Дата опубликования описания 17.07.80 (72) Авторы . изобретения

В. Е. Панкин и В. В. Виноградов (7l) Заявитель. (54). УСТРОЙСТВО УПРАВЛЕНИЯ АНАЛОГО-ЦИФРОВЫМ

ПРЕОБРАЗОВАТЕЛЕМ !

Изобретение относится к вычислительной технике и автоматическому управлению и может бьггь использовано в качестве автомата управления работой аналогоцифрового преобразователя (А11П) напря5 жение-код, основанного на принципе двух шагового интегрирования, а также в качестве счетчика.

Известное устройство, содержащее счетчик, блоки логических ключей, дешифратор, мультиплексор, осуществляет выдачу сигналов начала и окончания первого шага интегрирования, выдачу сягнала второго шага интегрирования, преобразование интервал времени-код для второго шага интегрирования, выдачу сигнала включение-выключение коррекции дрейфов интегратора и компаратора, управление считыванием результата преобразования интервал времени-код (двоично-десятичный о код)по методу цифра за цифрой (по тетрадам) g1)

Недостатками устройства является го, что оно не имеет полноразрядного выхода

2 результата преобразования (двоично- десятичного кода); не формирует результат преобразования в двоичном коде; не выдает результат преобразования в последовательном (число-импульсном) коде; не позволяет организовать асинхронный съем информации; обладает низкой достоверностью передачи результата преобразования; не имеет управленйя инверсией выходного кода; не может бьггь использовано в качестве делителя частоты.

1(ель изобретения - расширение функциональных возможностей устройства.

Поставленная цель достигается тем, что в устройство управления аналого-цифровым преобразователем, выполненное на интегральной схеме, содержащее счетчик, первый и второй элемент И, дешифратор, блок логических ключей, содержаший старт-стопный и тактовый триггеры, инвертор, элемент И, шины пуска, коррекции, измеряемого напряжения, опорной частоты, конца преобразования и выходно= го кода, причем шина пуска соединена с

«»» -»»;» =::.;" . «:» » ";"1".М ЯВК»»»»».-" », 7483 99 первым-входом старт-стопного триггера блока логических ключей, второй вход дом пе вого а венно, а его третий вход - со вто рым вхопеpo "o e триггера соединен с шиной и шиной режима кодирования, конца преобразования и первым входом Н тактового триггера блока логических клюа чертеже пр.едставлена ф нкци

5 ная схема уройства упрления Щ чей, первый выход старчстопного триггера соединен с шиной коррекции вт и стройство содержит счетчик 1 мент 2 И, шину 3 on u, эле выход с перВым Входом элемента И ну 4 пу блока irormeczm mz)se6 H c nepal sxo- тактовый триггер 6, инве о 7 э дом первого элемента И, второй вход ко- 10 8 И торого соединен с шиной опорной частоты, шину 9 измеряемого нап яжения

p ° де» тоты, шифратор 10, элемент 11 И ши а выход - со счетным входом счетчика, ля ности о, шину 12 по»ика p nononsa N дешифратор 13, соединен с первым аходом элемент 14 И, тригге 15 знака дешифратора, выход которого соединен с 16 первым входом второго элемента. И, выход 15 знака, шифратор 17, ши 18 ну режима, выход15 кодирования, шины 19,20 21 22 эт которого соединен со вторым входом так@ ф ЭТаЛОН» тового триггера, выход которого соединен з та - ного напряжения, ши 23 ко нца преобрасоединен зования, блок 24 сложения по мо лю через инвертор со вторыми входами эле- б 25 дулю дВау мента И блока логических ключей, дешиф- 27 ИЛИ лок задержки, .элемент 26 И э ю, элемент ратора и второго элемента И; введены до-20 29

7 ИЛИ, шину 28 режима деления р ния, диск палнительный дешифратор, триггер знака инверсии, шину 30 инве ии ш рс, ину 31 блок сложения по .модулю два, блок ии» число имп ьсного к ака, выходного кода, элемент 32 И ш, шину 33 и H олни ельных эл мента И йи б ных элемента, ции, блок 35 логических ключей. ме и шины полярности, знака, число-импульсного кода, режима деления, 25 Первый вход стЧлм-топного тРиггеРа инверсии, шифратор, блок задержки, шина 5 бпока 35 логических ключей соединен

Р жима.,и,д„рования H eTI;ipe шйны а» с шйной пУ ка 4, втоРой вход стаРзстоп.лоннык напряжений, причем выход тактово- ного триггер 5 соединен с шиной 23 го трйггера соедйнен с первыми входа 4и конца преобразования 23 и пеРвым входом шифратора, первого.и второго дополнитель-50 тактового тРиггеРа 6 блока 25 логических ных элементов И и со аходом блока за- ключей, пеРвый выход старч стонного держки, выход которог соединен с первым тРиггеРа > соединен с шиной 34 ко еквходом блока с лож ения по модулю два . цнии ВтОРОй Выход с первым Входом но корреквторой аход которого соединен с шиной элемента 8 И блока логических ключей и знака, выходом триггера знака и вторым З5 с первым входом первого элемента 2 И, входом шифратора, третий аход — с шиной второй вход которого соединен с шиной полярности и первым входом третьего до» опорной частоты, а выход - со счетным полнительного элемента И, выход которого входом счетчика 1, выход которого совсоединен с первым входом триггеразнака, динен с первым входом дешифратора 10, второй Вход которого соединен с шиной nyo- - 40 выход которого соединен с первым входом . ка, выход счетчика соединен с первыми второго элемента 11 И, выход кото ого входами блока инверсии и дополнительйого соединен со вторым входом тактового дешифратора, второй вход которого соеди- триггера 6, выход которого соединен ченен с одноименным аходом двшифратора, à рее инвертор 7 со вторыми вхо а выход - со вто входами эле- со вторым входом третьего допол 45 мента 8 И блока 15 логических ключей, кительного элемента И, второй вход вто- дешифратора 10 и второго элемента ll рого дополнительного элемента И соединен И выход тжтового тригера 6 соединен со счетным входом счетчика, а выход - с с первыми входами шифратора 17, первошиной числа импульсного кода, выход пер- го 26 и второго 32 дополнительных элевого дополнительного элемента И через ментов И и со ьход бл - 2

50 ьходом ока задержки 25, ро соединен с первым входом элемент HJIH соединен со аходом пере- выход которого

ИЛИ соединен с стройки счетчика, второй ьход элемента блока 24 сложения по мо лю по модулю два, второй соединен с шиной режима деления, аход которого соединен с шиной 16 знавторой аход блока инверсии соединен с . ка, выходом тригтера 15 знака и вторым шиной инверсии, а выход — с шиной вы- 55 входом шифратора 17, третий вход - с и первым входом ходках о, кода, выход блока сложения по, шиной 12 полярности и пе в мщцглю два соединен с шиной конца прв»- третьего дополнительного элемента 14 И, раэования, выходы шифратора соединены выход которого соединен с первым входом с шинами эталонных напряжений соответст- триггера 15 апаха, второй вход которого

5 7483 соединен с .шиной 4 пуска, выход счетчика соединен с первыми входами блока 29 инверсии и дополнительного дешифратора 13, второй вход которого соединен с одно- именным входом дешифратора 10, à выход»5 со вторым входом третьего дополнительного элемента 14 И, второй вход второго допопнительйого элемента 32 И соединен со счетным входом счетчика 1, а выходс шиной 33 числа импульсного кода, вы- о ход первого дополнительного элемента 26

И через элемент 27 ИЛИ соединен со входом перестройки счетчика l, второй вход элемента 27 ИЛИ соединен с шиной 28 режима, деления, второй вход блока 29 ин- 5 версии соединен с шиной 30 инверсии, а выход - с шиной 31 выходного кода, выход блока 24 сложения по модулю два соединен с шиной 23 конца преобразования, выходы шифратора 17 соединены с шинамищ .эталонных напряжений соответственно, а его третий вход — со вторым входом первого дополнительного элемента 26 И и шиной 18 режима кодирования, 25

Устройство работает следующим образом

При использовании устройства в состав

АОП двухшагового интегрирования на вход счетчика 1 через элемент 2 И поступают ,зо импульсы опорной частоты по шине 3 опорной частоты. Работа автомата начинается по команде пуска, поступающей на шину 4 пуска. Включающийся при этом стартстопный триггер 5 дает разрешение эле-. менту 2 И на прохождение импульсов

Опорной частоты. От момента пуска счетчик 1 отсчитывает первый такт интегрирования, в течение которого тактовый триг

rep 6 остается в исходном (нулевом) состоянии. Через инвертор 7 и элемент 8 И, блока 35 тактовых ключей на выходной шине 9 измеряемого напряжения выделяется сигнал, подключающий в АЦП (на схеме не приведено) измеряемое напряже45 ние ко входу интегратора AlLIL Время включения шиньг 9 является первым шагом (тактом) интегрирования. Время. окончания первого шага интегрирования определяется моментом срабатывания дешифратора 10 и

50 является константой для данного преобра.зователя. При этом срабатывает элемент

11 И и переводит триггер 6 в положениевторого шага интегрирования. По шине 12 полярности на ахоп автомата управления

55 подается сигнал с выхода нуль-органа

ANIL Внутри первого шага интегрирования дополнительный дешифратор 13 выделяет момент опроса шины 12 элементом 14 И.

99 б

Этот момент близок к моменту окончания первого шага интегрирования. Поскольку триггер 15 знака в момент пуска обнулен, то по сигналу дешифратора 13 происходит установка триггера 15 знака в состояние, соответствующее знаку (полярности) входного напряжения АЦП. Таким образом, к началу второго шага интегрирования знак опрбделен, запомнен и передается на шину 16 знака 16 и шифратор l7, ко второму входу которого подключена шина 18 режима кодирования. В зависимости от заданного режима кодирования, а также s зависимости от состояния триггера 15 т.е. полярности измеряемого напряжения, шифратор 17 включает одну из четырех шин 19,20,21,22. Эти шины управляют коммутатором эталонных токов АЦП. Разрешение на вижчение шифратора поступает от тактового триггера 6 в течение всего второго шага интегрирования. В это время автомат управления AUII осушествляет управление эталонными токами разряда, полярность которых автомат выбирает шифратором 17 так, чтобы полярность тока разряда (второй шаг) была противоположна полярности тока разряда (первый шаг), т.е. полярности измеряемого напряжения. В процессе второго шага интегрирования напряжение на выходе нуль-органа за счет разряда эталонным током падает и переходит через нуль, меняя полярность. В это время шина 12 полярности меняет свое состояние и на блоке 24 сложения по модулю два формируется сигнал окончания второго шага интегрирования (конца преобразования), поступающий на шину 23 конца преобразования. Время второго шага интегрирования пропорционапьно измеряемому напряжению, В течение второго шага интегрирования стробируюший вход блока 24 находигся в состоянии разрешения. Задний фронт импульса конца преобразования формируется в момент выключения разрешения по стробирующему входу блока 24, которое происходит в момент выключения трьит.ера 6. Для устранения гонок и формирования минимальной заданной длительности импульса по шине 23 введен блок 25 задержки.

По ширине 18 режима кодирования счетчик 1 может быть включен за счет перестройки схемы переноса в десятичный либо двоичный режим счета.

Управление шиной перестройки осуществляется через элемент 26 И и через шифратор, блок логических ключей, содержащий старт-стопный и тактовый триггеры, инвертор, элемент И, шины пуска, коррекции, измеряемого напряжения, опорной частоты, конца преобразования и выходйого кода, причем шина пуска соединена с первым входом стартстопного триггера блока логических ключей, второй вход старт стопного триггера соединен с шиной конца преобразования и первым входом тактового триггера блока логических клюра соединен с шиной коррекции, второй выход - с первым входом .элемента И блока логических ключей и с первым входом первого элемента И, второй вход которого ход — со счетным входом счетчика, выход которого соединен с первым входом дешиширения функциональных возможностей, в него введены дополнитепьный дешифратор, два, блок инверсии, три дополнительных элемента И, элемент HIM и шины полярности, знака, число-импульсного кода, режима деления, инверсии,.шифратор, блок тыре шины эталонных напряжений, причем выход тактового триггера соединен с первыми входами шифратора, первого и второго дополнитепьных элементов И и со входом блока задержки, выход которого соединен с первым входом блока сложения по модулю два, второй вход которого соединен с шиной знака, выходом триггера знака и вторым входом шифратора, третий вход - с шиной полярности и первым вхоШина 34 коррекции управляет схемой 4 коррекции аналогично известному устройся ву.

Таким образом, предлагаемое изобрете-ние позволяет значительно расширить Функциональные возможности схемы управленияя, ЛЦП. дом третьего дополнительного элемента

И, выход которого соединен с первым входом триггера знака,второй вход которого соединен с шиной пуска, выход счетчика соединен с первыми входами блока инверсии и дополнительного дешифратора, второй вход которого соединен с одноименным входом дешифратора, а выход - со

7 7483 элемент 27 ИЛИ, подключенный вторым аходом к шине 28 режима деления. При работе схемы в режиме собственно автомата управления АЦП шина 28 имеет низкий уровень и не оказывает влияния на работу автомата управления AUH. В течечие первого шага интегрирования триг гер 6 находится в исходном ссстоянии и управление на элемент 26 И не передается, соответственно и нет управления шиноИО

-:..перестройки счетчика 1 от элемента 27

ИЛИ. На первом шаге интегрирования счет- . чей, первый выход старт-стопного тригге чик всегда работает как двоичный и выделяет фиксированный интервал времени, равный 2048 импульсам. Если на шину 18 IS кодирования режимов поступает низкий уровень, т.е. выбран двоичный режим пре- соединен с шиной опорной частоты, а выобразования, то шина перестройки не возбуждается, и счетчик на втором шаге также работает как двоичный, если же на ши-2о фратора выход которого соединен с перну 18 поступает высокий уровень, то в вым входом второго элемента И, выход течение второго шага интегрирования счет- которого соединен со вторым входом такчик работает как десятичный, переключаясь тового триггера, выход которого соединен в этот режим от шины перестройки. В эа- Ieðee инвертор со вторыми входами элевисимости от выбранного режима измере- 25 мента И блока логических ключей, дешифния на втором шаге происходит подсчет ратора и второго элемента И, о т л и— до 2048 или до 1000 импульсов. Ч a Io ru e e c 5I тем, что с Целью РасВыходной код снимается с шины 31 выходного кода, причем в зависимости от потенциала шины 30 инверсии снимается ЗО триггер знака, блок сложения по модулю прямой либо инверсный код.

Блок 29 инверсии представляет собой в каждом разряде информации полусумматор.

Элемент 32 И обеспечивает передачу S задержки, шина режима кодирования и чена шину ЗЗ число-импульсного кода.Схема включена в течение второго шага интегрирования и пропускает количество импульсов; соответствующих коду результата преобразования дополнительного времени, сверх 40 основного времени преобразования, а также преобразователя параллельного кода, число-импульсный код при этом не требуется.

Формула. изобретения

Устройство управления аналого-цифр вым преобразователем, выполненное на большой интегральной схеме, содержашее счетчик, первый и второй элемент И, дввторым входом третьего дополнительного элемента И, второй вход второго дополнительного элемента И соединен со счетным входом счетчика, а выход - с шиной числа имлульсного кода, выход первого дополнительного элемента И через элемент

9 7483 99 10

ИЛИ соединен со входом перестройки сче пряжений соответственно, а его третий чика, второй вход элемента ИЛИ соединен вход - со вторым входом первого доаалиис шиной режима деления, второй вход бло тельного элемента И и шиной режима кока инверсии соединен с шиной инверсии, а д р "и .

BbIxop - c шиной BbtxoAHopo кода, выход Б Источники информации, блока сложения по модулю два соединен с принятые Во внимание при экспертизе шиной конца преобразования, выходы шиф- 1. БИС LQ-110 фирмы о5согй Эос., ратора соединены с шинами эталонных на- "Электроника, И 13, 1974 (прототип).

f9 d08f Г2

Составитель А. Кузнецов

Редактор И. Нестерова Техреду.Кастелевнч Корректор М. Вигула

Заказ 4356/12 Тираж 751 Подписное

UHHHIlH Государственного комитета СССР по делам изобретений и открь1гий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиап ППП Патент -", r . Ужгород, ул. П юктная, 4