Устройство для сравнения двоичных чисел

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К ЬВтОРСКОМЬ СВИДИтИЛЬСтВУ

Союз. Советскми

Социапнстическнк

Республнк (t i j748408

*.Фс . (6l ) Дополнительное к авт. свид-ву— (22) За" влево 08.06.78 (21) 2624592/18-24 (51)M. Кл.

G 06 F 7/04 с присоединением заявки №

Государственный комитет

СССР (23 ) Приоритет—

Опубликовано 15.07.80- Бюллетень ¹ 26 по делам изобретений и открытий (5З) УДК 681.325.. 66 (088.8) Дата опубликования описания 17. 07.80 (72) Авторы изобретения.В. С. Любинский и В. И. Янковский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ

Изобретение относится к области автЫматики и вычислительной техники и может быть использовано при реализации технических средств цифровых систем контроля и обработки информации.

Известно устройство для сравнения двоичных чисел, содержащее элементы И, ИЛИ, триггеры, регистры, схемы сравнения P1)

Недостатком этого устройства являеттО ся относительная сложность и ограниченные функционал ьные возможности,так как оно не позволяет производить сравнение чисел с учетом знака.

Наиболее близким техническим решением к предложенному является устройство для сравнения двоичных чисел, содержащее элементы И, ИЛИ, триггер, регистр, накапливающий сумматор, элементы задержки, группы элементов И (2) .

26

Недостатком этого устройства являются ,ограниченные функциональные возможности, так как оно может использоваться только для сравнения модулей двоичных

2 чисел. Отрицательные двоичные числа и числа с разными знаками не могут срав-! ниваться с помощью этого устройства сравнения.

Пелью изобретения является расширение функциональных возможностей устройства путем реализации сравнения чисел с учетом нх знаков.

Поставленная цель достигается тем, что в устройстве, содержащем регистр, накапливающий сумматор, группы элементов И, элементы ИЛИ, элемент И, триггеры> элементы задержки, дешифратор, причем шина начальной установки соединена со входом установки в нулевое состояние первого триггера и с первыми входами первого и второго цементов ИЛИ, прямой и инверсный выходы первого триггера подключены к первым входам первого и второго элементов И соответственно, вторые входы которых соединены с первой шиной управления информационные входы регистра соединены с информационной шиной устройства, выход первого элемента

8 ф к первым входам седьмого и десятого

3 74840

ИЛИ подключен к управляющему входу регистра, первая группа выходов которого соединена с первыми входами первой группы алементов И, выходы которых ,подключены,к первой группе информаци, онных входов накапливающего сумматора, вторая группа выходов регистра соединена с первыми входами второй группы элементов И, выходы которых подключены ко второй группе информационных входов на lo капливаюшего сумматора, первый и второй выходы которого соединены с первыми входами третьего и четвертого элементов

И соответственно, выходы третьего и чет.вертого элементов И подключены ко входам третьего элемента ИЛИ, выход которого соединен с первым входом пятого элемента И, выход которого подключен ко второму входу второго элемента ИЛИ, выход которого соединен с управляющим входом накапливающего сумматора, второй вход пятого элемента И подключен через . первый элемент задержки к йервому входу четвертого элемента ИЛИ, выход которого соединен со вторыми ьходами второй группы элементов И и через второй элемент задержки с первым входом пятого элемента ИЛИ, вторым. входом первого элемента ИЛИ и входом установки в единич Ное состояние первого триггера, выход пято го элемента ИЛИ соединен со входом установки в нулевое состояние второго триггера, вход установки в единичное состоя ние которого подключен к шине задания знаков прямой выход второго триггера соединен с первыми входами дешифратора и шестого элемента И, выход которого подключен ко входу установки в единичное состояние третьего триггера, прямой и инверсный выходы которого соединены со о вторым и третьим входами дешифратора, . шина начальной установки подключена ко второму входу пятого элемента ИЛИ и к первому входу шестого элемента ИЛИ, второй вход которого соединен с выходом 4> седьмого элемента И, а выход — со вхо-. дом установки в нулевое состояние третьего триггера, инверсный выход второго триггера подключен к четвертому входу дешифратора, вторая и третья шины управления соединены с пятым и шестым входами дешифратора, первый выход де= шифратора подключен ко второму входу четвертого элемента И и к первому входу восьмого элемента И, второй выход дешифратора соединен с первым входом девятого элемента И и со вторым входом третьего элемента И, третий и четвертый выходы дешифратора подключены элементов И, выходы восьмого и девятого элементов И соединены со входами седьмого элемента ИЛИ, выход которого подключен ко вторым входам первой группы элементов И и через третий элемент задержки ко второму входу пятого элемента И, выход седьмого элемента И соединен с третьим ьходом второго элемента ИЛИ и через четвертый элемент задержки подключен к первому входу восьмого элемента ИЛИ, второй вход которого соединен с выходом второго элемента

И а выход — со вторым входом шестого элемента И и со вторым входом четвертого элемента ИЛИ, выход десятого элемента И подключен к третьему входу пятого элемента ИЛИ и к третьему входу первого элемента ИЛИ, выход первого элемента И соединен со вторыми входами седьмого, восьмого, девятого и десятого элементов И.

Функциональная схема устройства представлена на чертеже.

Устройство содержит регистр 1, накапливающий сумматор 2, группы элементов И 3, 4, элементы ИЛИ 5,6,7,8,9,10, 11,12, элементы И 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, триггеры 23, 24, 25, элементы задержки 26,27,28,29> дешифратор 30, шину начальной установки

31, шины управления 32,33,34, информационные шины 35, шину задания знаков 36.

Устройство работает следующим образом

При записи сравниваемых чисел в регистр 1 и накапливающий сумматор 2 сигнал установки исхбдного состояния устройства поступает на шину начальной установки 31 и устанавливает регистр 1, накапливающий сумматор 2, триггеры 23, 24, 25 в нулевое состояние. Модули сравниваемых чисел поступают по информационной Шине 25 в параллельном или последовательном кодах в зависимости от типа источника сравниваемых чисел. Знаки сравниваемых чисел поступают по шине задания знаков 36.

Модуль первого числа записывается в регистр 1, а его знак в триггер 24. Сигнал сброса, поступающий после первого числа на шину управления 32 через элемент И 19, управляемый инверсным выходом триггера 23, и элементы ИЛИ 9, 7 поступает на группу элементов И 4. открывает их. При этом модуль числа перезаписывается из регистра 1 в накапливающий сумматор 2 в прямом коде. Кроме этого, сигнал с выхода элемента ИЛИ

5 7484

9 поступает на элемент И 20 и знак

I первого числа перезаписывается в триг-гер 25.

Модуль второго числа поступает по информационной шине 35 в регистр 1, а его знак с шины задания знаков 36 записывается в триггер 24. Сигнал сброса с шины управления 32 через элемент И 18 поступает на элементы И 1 7, 1 6, 2 1, 22.

При этом на одном из выходов этих элементов в зависимости от того, какой из них будет открьгг сигналом, выдаваемым дешифратором 30, появится сигнал, обеспечивающий в каждом цикле сравнения работу устройства сравнения модулей. Де- g шифратор знаков 30 дешифрирует сигналы, поступающие с триггеров 24, 25 и с шин управления 33, 34.

При выборе наибольшего числа, если сравниваются положительные числа, то деп1ифратор знаков вырабатывает сигнал, который поступает на элемент И 17, Устройство для сравнения двоичных чисел, содержащее регистр, накапливающий сумматор, группы элементов И, элементы

ИЛИ, элементы И, триггеры, элементы задержки, дешифратор, причем шина начальной установки соединена со входом установки в нулевое состояние первого триггера и с первыми входами первого и второго элементов ИЛИ, прямой и инверсный выходы первого триггера подключены

Если второе двоичное число окажется больше и равно первому числу, записан- 2s ному в накапливающем сумматоре 2, то триггер его знакового разряда будет в единичном состоянии, так как сигнал сброса, поступающий после второго числа на шину управления 32, перезаписывает вто- 30 рое число в накапливающий сумматор 2 в обратном коде, где образуется обратный код суммы сравниваемых чисел. Высокий уровень единичного выхода знакового триггера сумматора 2 подается на элемент Э

И 13 и далее через элемент ИЛИ 8 на один из входов элемента И 15. Сигнал сброса через элемент задержки 27, элементы И 15, ИЛИ 5 поступает на шину сброса накапливающего сумматора 2 и Ю очищает его, Этот же сигнал через элемент задержки 28 и элемент ИЛИ 7 поступает на группу элементов И 4, переписывает второе большое число в прямом коде в накапливающий сумматор 2 и че- 4g рез элемент задержки 26 и элемент ИЛИ

6 очищает регистр 1, Если второе двоичное число окажется меньше первого> то триггер знакового разряда сумматора будет в нулевом состо янии. В этом случае элемент И 13 закрыт, поэтому разность двух чисел - первого и второго сохранится в накапливающем сумматоре 2, так как сигнал сброса не поступит на шину сброса сумматора. Этот сигнал через элементы задержки 27, 28 и элемент ИЛИ 7 откроет группу элементов И 4. При этом к разности первого и второго числа прибавит08 6

est прямой код второго числа и первое большее. число будет восстановлено в сум маторе.

При выборе наименьшего числа иэ по ложительнык чисел, если второе двоичное число окажется меньше первого, то триггер знакового разряда накапливающего сумматора 2 будет в нулевом состоянии, элемент И 14 окажется открытым и разре"шающий сигнал черю элемент ИЛИ 8 будет подан на элемент и 15; Сигнал сброса, . поступающий с выхода схемы ИЛИ 12 через элемент задержки 27, элемент.И

15, ИЛИ. 5 поступит на шину сброса нанакливающего сумматора и очищает его.

Этот же сигнал через элемент задержки 28 и элемент ИЛИ 7 поступит на группу элементов И 4 и через элемент: задержки 26 и элемент ИЛИ 6 на шину сброса регистра 1, При этом в накапливающий сумматор 2 переэаписывается второе число в прямом коде и очищает регистр 1.

Если второе двоичное число больше и равно первому числу, то триггер знакового разряда сумматора 2 будет в единичном состоянии. В этом случае элемент

И 15 закрьгг, поэтому разность двух чисел — Первого и второго — сохранится в сумматоре 2, так как сигнал сброса не поступит на шину сброса сумматора. Этот сигнал через элемент задержки 27, 28 и элемент ИЛИ 7 откроет группу элементов И 4. При этом к разности первого и второго чисел, записанных в накаплива ющем сумматоре 2, прибавится прямой код второго числа" и "первое меньшее число будет восстановлено в накапливающем сумматоре. Сигнал с выхода элемента

ИЛИ 7 через элемент задержки 26, ИЛИ

6 очищает регистр, подготавливая его к приему первого числа.

Аналогично работает устройство при сравнении чисел с отрицательными и разными знаками.

Формула изобретения

7 7484 к" первым входам первого и второго эле=. ментов И соответственно, вторые входы которых соединены с первой шиной управления, информационные входы регистра соедйнены с информационной шиной устройства, выход первого элемента ИЛИ.под5 ключен к управляющему входу регистра, первая группа выходов которогс соединена с первыми входами первой группы эле.ментов И, выходы которых подключены к первой группе ииформационнь1х входов накапливающего сумматора, вторая группа выходов регистра соединена с первыми входами второй группы элементов И, выходы которь х подключены ко второй группе информационных входов накапливающего сумматбра, первый и второй выходы которого соединены с первыми входами третьего и четвертого элементов.И соотВегсТВеННо> выходы третьего и четвертого элементов И подключены ко входам третьего элемента ИЛИ, выход которого " "соедийен с первым входом пятого элемента И, выход которого подключен ко второму входу второго элемента ИЛИ, вы.ход которого соединен с управляющим вхохом накапливающего сумматора, второй

Ыод пятого элемента И подключен через первый эл;. ент задержки к первому вхо- ду четвертого элемента ИЛИ, выход кото- зо рого соединен со вторыми входами второй группы элементов И и через второй элемент задер жки с первым входом пятого элемента ИЛИ, вторым входом первого элемента ИЛИ и входом установки в еди- З5 яичное состояние первого триггера, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем реализации сравнения чисел с учетом их знаков, в нем выход пятого эле- 4О мента ИЛИ соединен со иродом установки в нулевое состояние второго триггера, вход установки в единичное состояние которого подключен к шине задания зйаков, прямой выход второго триггера соединен 45 с первыми входами дешифратора и шестого элемента И, выход которого подключен ко входу установки в единичное состояние

08 8 третьего триггера, прямой и инверсный выходы которого соединены со вторыми и третьим входами дешифратора, шина начальной установки подключена ко второму входу пятого элемента ИЛИ и к первому входу шестого элемента ИЛИ, второй вход которого соединен с выходом седьмого. элемента И, а выход - co входом установки в нулевое состояние третьего трит гера, инверсный выход второго триггера подключен к четвертому входу дешифратора, вторая и третья шины управления соединены с пятым и шестым входами дешифратора, первый выход дешифратора подключен к второму входу четвертого эле.мента И и к первому входу восьмого элемента И, второй выход дешифратора соединен с первым входом девятого элемента И и со вторым входом третьего элемента И, третий и четвертый выходы дешифратора подключены к первым входам седьмого и десятого элементов И, выходы восьмого и девятого элементов И соединены со входами седьмого элемента

ИЛИ, выход которого подключен ко вторым входам первой группы элементов И и через третий элемент задержки ко второму входу пятого элемента И, выход седьмого элемента И соединен с третьим входом второго элемента ИЛИ и через четвертый элемент задержки подключен к первому входу восьмого элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, а выход- со сторым входом .шестого элемента И и со вторым входом четвертого элемента ИЛИ, выход десятого элемента И подключен к третьему входу пятого элемента ИЛИ и к третьему входу первого элементе ИЛИ, выход первого элемента И соединен со вторыми входами седьмого, восьмого, девятого и десятого элементов И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 466508, кл. О 06 F 7/04, 1971.

2. Авторское свидетельство СССР по заявке № 2358610/18-24, 04,05,76, /

Составитель В. Белкин

Редактор Н. Каменская Техред А.Куликовская Корректор М. Немчик

Заказ 4240/36 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж 5, Раушская наб., д. 4/5

Филиал ПНП "Патент", r. Ужгород, ул. Проектная, 4