Устройство для умножения двоичнодесятичных чисел
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Соцналнстнческнк
Республик (в748409 (6I ) Дополнительное к авт. свид-ву— (22) Заявлено28.03.77 (2l ) 2469468/18-24 (5Г)М. Кл.
G 06 Р 7/39 с присоединением заявки УЙ—
Гееударстеенный ттемнтет
СССР (23) ПриоритетОпубликовано15.07.80. Бюллетень М 26 по денем изобретений н открытий (53) УДК 681.3 (088.8) Дата опубликования описании «7.07.80 (72) Авторы изобретения
10. С. Павленко и И. М. Петущак
Киевский технологический институт легкой промышленности (7l ) Заявитель (54) УСТРОЙСТВО УМНОЖЕНИЯ ДВОИЧНО-ДЕСЯТИЧНЫХ ЧИСЕЛ
Изобретение относится к области вычислительной техники и предназначено дпя использования в специализированных вычислительных машинах.
Известно устройство умножения двоичных чисел f«) в котором десятичное ум-5 ножение осуществляется с помощью последовательного сложения, множимое прибавляется к частичному произведению столько раз, какова цифра множителя. Быстродейст-, вие такого устройства низкое, так как при
l0 умножении на h -разрядный множитель нужно сделать 4,5 и сложений.
Наиболее близким техническим решением к изобретению является устройство для умножения двоично-десятичных чисел (21, содержащее регистр множителя, сумматор частичных произведений, блоки сдвига и определения очередности цифр, причем раэ20 рядиые выходы регистра множителя под- . ключены к входам блока определейия оче-. редности цифр, выходы которого подключены к управляющим входам блока сдвига, 2 выходы блока сдвига подключены к входам сумматора частичных произведений.
Однако известное устройство требует значительных аппаратурных затрат и обладает недостаточным быстродействием при проведении операций с числами, разрядность которых Yl (13.
Целью изобретения является повышение быстродействия устройства и снижение ап1 паратурных затрат.
Бель достигается тем, что предложенное устройство дополнитапьно содержит блок удвоения множимого, разрядные B(l ходы которого соединены с разрядными входами блока сдвига, выход бпока определения очередности: цифр подключен к входу сдвига блока удвоения множителя, состоящего из И +3 разряда.
На чертеже представлена структурная схема устройства умножения двоично-десятичных чисел.
Устройство содержит блок 1 удвоения множимого, блок 2 сдвига, сумматор 3 частичных произведений, регистр 4 мно3 748400 4 жителя, блок 5 определения очередности р (БООЦ).
В исходном состоянии в блок 1 удвое- . рации сдвига вместо восьми операций ния множимого и регистр 4 множителя занесены коды сомножителей. В первом цикле умножения в БООЦ 5 определяют5 ся тетрады множителя, содержащие единицы в разряде 2 . Так, если множитель представлен числом 1000 1001 0010, 0001 0011 0001, то первой будет отме- 10 чена первая тетрада (счет тетрад справа налево), в нулевом разряде которой записана единица.
В данном случае BOOU выдает сигналы, по которым множимое передается на блок 15 сдвига 2; а затем без проведения микрооперации сдвига на сумматор 3 частичных произведений. Йалее в EOOU определяется единица во второй тетраде и выдаются сигналы передачи множимого из блока 1 уд- 20 воения множимого через блок сдвига на сумматор частичных произведений со сдвигом на один десятичный разряд влево. В результате последующего анализа тетрад множителя обнаруживаются единицы . в 25 третьей и пятой тетрадах н множимое передается на сумматор частичных произведений со сдвигом соответственно на два и четыре десятичных разряда влево. После нахождения всех тетрад множителя, со- 30 держащих единицы в разряде 2, EOOU о дает разрешение на проведение второго цикла умножения.
Итак, для получения чисел, кратных множимому, нужно осуществить три oneсложения, как в прототипе. Для умножения на.n -разрядный множитель требуется осуществить три сдвига и 1,5п сложений
Время осуществления операции сдвига
В начале второго цикла по сигналу 35
БООЦ 5 осуществляется удвоение содержимого блока 1 удвоения множимого . Удвоение осуществляется сдвигом кода множимого на один двоичный разряд влево и последующей коррекцией полученного при 40 сдвиге числа. Коррекция заключается в приприбавлении числа 6 (01ХО) к содержимому тех тетрад, где имеет место или наличие в тетраде чиспа больше девяти, или переход единичного сигнала из млад- 45 шей тетрады в старшую. Затем аналогично предыдущему циклу определяются тетрады, содержащие единицы в разряде 2, В приведенноь(множителе такими тетрадами являются вторая и четвертая, что 50 соответствует передаче содержащего бло1 ка 1 удвоения множимого в сумматор со сдвигом на один и три соответственно разряда влево в блоке сдвига 2, после чего дается разрешение EOOU 5 Ha npo- 55 ведение третьего числа умножения. Третий и четвертый циклы умножения осуществляются аналогично второму циклуменьше времени осуществления операции сложения более чем в два раза.
Среднее время умножения на и -разрядный множитель в предлагаемом устройстве Тп 1 б сл+.4,5 n л в прототипе Т, =St + n . сл сл где -Ь вЂ” время осуществления операции сложения.
Из уравнения Мсл+гт(, = 5,5t,5 nt ä; д= ц находим, что время выполнения операции умножения в предлагаемом устройстве . меньше, чем в прототипе, если количество десятичных разрядов множителя и 4 13.
В частности, для п =5 T„„= Þ „Т =45t пъ с.л) ll и для n = о T„„= 46,54с„, T - Устройство можно выполнить на современных интегральных микросхемах. его использование дает возможность умеш шить конструктивные размеры вычисл ительной машины и повысить ее быстродействие, Формула изобретения Устройство для умножения двоичнодесятичных чисел, содержащее регистр множителя, сумматор частичных произведений, блок сдвига и блок определения очередности цифр, причем разрядные выходы регистра множителя подключены к входам блока определения очередности цифр, выходы которого подключены к управляющим входам блока сдвига, выходы блока сдвига подключены к входам сумматора частичцых произведений, о т л и— ч а ю Ш е е с я тем, что, с целью повышения быстродействия устройства и снижения аппаратурных затрат, в него введен блок удвоения множимого, содержащий п +3 разряда, где и - количество разрядов множимого, при этом разрядные выходы блока удвоения множимого соединены с разряднымивходами блока сдвига, выход блока определения очередности цифр подключен к входу сдвига блока удвоения миожимого. Источники информации, принятые во внимание при экспертизе 1. Майоров С. А. Принципы организации цифровых машин. Ленинград, Машиностроение", 1974, с, 322-323, 2. Авторское свидетельство СССР М 510714, кл. Cj 06 Р 7/52, 05,05.74 (прототин). 74840 0 Составитель Плешев Редактор Т, Юрчикова ТехредО.Андрейко Корректор B. Бутяга Заказ 4240/36 Тираж 751 Подписное ЦНИИ ПИ Государственного комитета СССР по делам изобретений и открыгий 113035, Москва, Ж-35, Раушская наб., д, 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4
