Устройство для вывода информации

 

Союз Советскик

Социапистическив

Республик (б1) Дополнительное к авт. саид-ву (22) Заявлено 05.01.78 (21) 256712б/18 — 24 с присоединением заявки Мо (23) Приоритет

Опубликовано 230780. Бюллетено 4 27 (S1) hA К 3

G 06 3/04

Государственными комитет

СССР но делам изобретений н открытий (53) УДК 681. 327. .11 (088.8) Дата опубликования описания 25.0:.8 0 (72 Авторы изобретения

Д. И. Вигдоров и И. П. Сколецкий

Азербайджанский институт нефти и химии им. М. Азизбекова (71) Заявитель (54) УСТРОИСТВО ДЛЯ ВЫВОДА ИНФОРИАЦИИ

Изобретение относится к вычислительной технике и может быть использовано для вывода информации на экран электроннолучевой трубки..

Известно устройство для вывода информации, содержащее блок памяти, подключенный к блоку управления, соединенному с кольцевым регистром, подключенным через дешифратор к блоку памяти (1) .

Недостатком известного устройства является невысокое быстродействие.

Наиболее близким по технической сущности к изобретению является устройство, содержащее первые элементы И первые входы которых подключены к информационным входам устройства, а вторые входы — к его первому управляющему входу, выходы первых элементов И соеди»ены с первыми входами первого регистра, выходы которого подключены к первым входам блока памяти, вторые входы которого соединены с выходами дешифратора, подключенного ко 25 второму регистру, соединенному с первыми выходами блока управления, второй выход которого подключен к блоку памяти, выходы которого соединены с первыми входами вторых элементов И .30 первый вход блока управления подключен ко второму управляющему входу устройства f2)

Недостатком данного устройства является невысокая надежность.

Цель изобретения — повышение надежности устройства.

Это достигается тем, что в устройство, содержащее первые элементы И, первые входы которых подключены к информационным входам устройства, а вторые входы — к era первому управляющему входу, выходы первых элементов И соединены с первыми входами первого регистра, выходы которого подключены к первым входам блока памяти, вторые входы которого соединены с выходами дешифратора, подключенного ко второму регистру, соединенному с первыми выходами блока управления, второй выход которого подключен к блоку памяти, выходы которого соединены с первыми входами вторых элементов И, первый вход блока управления подключен ко второму управляющему входу устройства, введены счетчик, сдвигающий регистр и элемент задержки, вход которого подключен ко второму управляющему входу устройства, а выход

750470 ко вторым входам первого регистра, вход счетчика соединен с третьим управляющим входом устройства и тактовыми входами триггеров сдвигающего регистра, установочные входы котоРЫХ, КРОМЕ ПЕРВОГО ПОДКЛЮЧЕНЫ К ВЫходам вторых элементов И, вторые входы "которых соединены с выходом счетчика, подключенным ко второму входу блока. Управления, при этом информационный вход первого триггера и выход последнего триггера сдвигающего регистра подключены, соответственно, к шине нулевого потенциала и выходу устройства.

Сущность изобретения поясняется чертежом, на котором приведена структурная схема устройства.

Устройство содержит блок 1 памяти, первые элементы И 2, первый регистр 3, вторые элементы И 4, второй регистр 5, элемент б задержки, счет- 20 чик 7, дешифратор 8, кольцевой регистр 9, блок 10 управления.

Позицией 11 обозначены информационные входы устройства, позициями

12, 13 и 14 — его управляющие входы, а позицией 15 — выход устройства.

Устройство работает следующим Образом.

В исхОднОм cocroHHHH блОк 1 памяти и оба регистра 3 и 5 обнулены, а счетчик 7 подготовлен к формированию выходного импульса переполнения.

Блок 1 памяти подготовлен к приему первого (и+1)-огo разрядного позиционного кода строки (ПКС) из регистра 3 по синхроимпульсу записи, поступающему на вход 13 устройства.

Первый же ПКС, поступающий на информационные входы 11 от генератора символов (на чертеже не показан) и стробируемый по входу 12 синхроимпуль-4Î сом совмещения, заносится через элементы И 2 в регистр 3, где хранится до поступления с выхода счетчика 7 импульса сброса.

Если в регистр 3 до его сброса поступит второй ПКС., то он логически сложится с первым. Например, если первый ПКС был 1011001, а второй

0010010, то после совмещения в регист-gg ре 3 будет находиться код 1011011.Наложение последующих кодов происходит аналогично, пока на вход 13 не поступит синхроимпульс записи, по которому произойдет занесение накопленной в регистре 3 информации в первую ячейку блока 1 памяти. Этот >ке импульс через интервал времени, обусловленный элементом б задержки, осуществляет сброс регистра 3, подготавливая его к приему нового ПКС.

Второй код, накопленный в регистре 3, заносится во вторую ячейку блока 1 памяти по второму синхроимпульсу записи, третий — по третьему и т.д. 65

После занесения первого ПКС асинхронно с занесением последующих ПКС возможно с итывание их из устройства. Следовательно, первый же синхроимпульс модулятора, поступающий ко входу 14 на счетчик 7, установит его в нулеьое состояние и сформирует на его выходе сигнал чтения, который через элементы И 4 Осуществит занесе) ние в (и+1) старших разрядов регист-> ра 5 первого ПКС, хр-.íÿùåãîñÿ в блоке

1 памяти. Этот же импульс, задержанный в блоке 10 управления, подготавливает к считыванию из блока 1 памяти второго хранящегося там кода.

Второй синхроимпульс модулятора, поступая на тактовые входы триггеров регистра 5, осуществляет сдвиг содержимого на один разряд в стОрОну младших разрядов, в то время как в старший разряд этого регистра занесется "ноль". Очередные синхроимпульсы модулятора будут осуцествлять дальнейший сдвиг информации на выход 15 устройства.

Следует отметить, что первый синхроимпульс модулятора осуществит сдвиг в регистре 5 нулевой информации, так как импульс переполнения с выхода счетчика 7 поступит относительно него с задержкой, обусловленной временем срабатывания счетчика 7 и элементов И 4. Эта задержка не,допустит потери информации всякий раз, когда счетчик 7 должен выдать импульс переполнения. Старший разряд слова, находящегося в регистре 5, должен при этом сдвинуться в триггер старшего разряда этого регистра.

После выдачи на модулятор (и+1) разрядов первого IIKC счетчик 7 вновь окажется переполненным, ввиду того, что его модуль пересчета равен (и+1), и очередной синхроимпульс модулятора занесет в регистр 5 второй ПКС, хранящийся в Устройстве 1, и т.д.

Таким образом, поступаюцие or генератора символов коды после предварительной обработкч (совмещения) в регистре 3 записываются асинхронно по порядку в блок 1 памяти и в таком же порядке выдаются в регистр 5, считываясь с которого под действием синхроимпульсов, управляют засветкой луча ЭЛТ.

Устройство можно использовать для генерирования символов любой разрядности, для этого необходимо выбрать нужную разрядность регистра 3 блока

1 памяти и коэффициент пересчета счетчика 7, а разрядность регистра 5 выбрать на единицу большей. формула изобретения

Устройство для вывода информации, содержащее первые элементы И, первые входы которых подключены к информа750470 ционным входам устройства, а вторые входы — к его первому управляющему входу, выходы первых элементов И соединены с первыми входами первого регистра, выходы которого подключены к первым входам блока памяти, вторые

Входы которого соединены с выходами ещифратора,подключенного ко второму егистру, соединенному с первыми вы-

Модами блока управления, второй выход которого подключен к блоку памяти, выходы которого соединены с первыми входами вторых элементов И, первый вход блока управления подключен ко второму управляющему входу устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены счетчик, сдвигающий регистр и элемент задержки, вход которого подключен ко второму управляющему входу устройства, а выход — ко вторым входам первого регистра, вход счетчика соединен с третьим управляющим входом устройства и тактовыми входами триггеров сдвигающего регистра, установочные входы которых, кроме первого подключены к выходам вто5 рых элементов И, вторые входы которых соединены с выходом счетчика,подключенным ко второму входу блока управления, при этом информационный вход первого триггера и выход последнего триггера сдвигающего регистра подключены, соответственно, к шине нулевого потенциала и выходу устройства.

15 Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 488202, .G 06 F 3 04, 1976.

2. Комплекс ACBT M-6000, устройство СИД, документация д ВЗ.

048.025 ЭЗ (прототип).

ЦНИИПИ Заказ 4650/38

Тирам 751 Подписное

Филиал ППП Патент, г, Ужгород, ул, Проектная,4