Цифровой функциональный преобразователь
Союз Советскмк
Соцмалмстмческмк
Республик
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ii 750493
1 г (61) Дополнительное к авт. свид-ву— (22) Заявлено 22. 11. 77 (2 I ) 2546200/18-24 с присоединением заявки М— (23) Приоритет—
Опубликовано 23.07.80. Бюллетень,% 27
Дата опубликования описания 28.07.80 (51) М. Кл.
G 06 F 15/31
Государственный комитет до делам изобретений и открытий (5З Э УДК 681.327 (088.8) (72) Автор изобретения
А. Л. Рейхенберг (7I ) заявитель (54) ПИфРОВОЙ ФУНК1(ИОНАЛЬНЫЙ
ПРЕОБРАЗОВАТЕЛЬ ео
Е5
Изобретение относится к цифровой вычислительной технике и может быть использовано для аппаратной реализации операции вычисления логарифма и квадрата аргумента.
Известен цифровой функциональный преобразователь, содержаший сумматоры, регистры, блок памяти (lj.
Недостатком его является невозможность вычислять квадрат функции.
Наиболее близким техническим решением к данному предложению является цифровой функциональный преобразователь, содержаший блок сдвига, схему сравнения, блок памяти, блок управления, сумматор, выход которого является первым выходом устройства, а первый вход
: соединен с выходом блока памяти, вход которого подключен к перво.му выходу блока управления, вход которого соединен с первым выходом схемы сравнения. Устройство содержит так же второй сумматор, регистры $2).
Недостаток его — невозможность вычислеиия квадрата функции.
Пель изобретения — реализация квадрата функции.
Поставленная цель достигается тем, что цифровой функциональный преобразователь содержит квадратор, первый вход которого соединен со вторым выходом блока управления, второй вход соединен с выходом блока сдвига, третий вход квадратора является входом устройства, первый выход квадратора является вторым выходом устройства и соединен с первым входом блока сдвига, второй выход квадратора соединен с входом схемы сравнения, второй выход которой соединен со вторыми входами блока сдвига и сумматора.
Блок-схема устройства изображена на чертеже. цифровой функциональный преобразователь (ЦФП) содержит блок 1 сдвига, блок 2 управления, блок 3 сравнения.
3 75 блок 4 памяти, сумматор 5 и квадратор 6.
Блок 1 сдвига служпг для Iapålla÷è с Выхода квадратора 6 на его вход либо предыдущего зиачедия, либо половины этого энпчеция. Блок 1 сдвига может быть Выиаинеп, иа пример, пз двуK груни элементов И 7. При подаче управляющего сиги ыы на первые входы элементов 1! первой группы происходит переда«а кода подаваемого»а вторые Входы элементов И. При подаче управляющего сигнала па элементы И Второй группы происходит передача кода подаваемого на Вторые входы элементов И со сдвигом на один разряд Вправо, r. е. передается поиовина передаваемого значения, Бпок 2 упраВиения сосгоит из генератора тактовых импульсов, распределителя и логических элементов, Блок 3 является обычной схемой сравнения цифровых кодов. Блок
4 памяти может быть выполнен в виде одностороннего запоминающего устройства, в котором храняться константы вида
2 1" + ) для двоичных логарифмов, Iде
=O,1...,,г) номер итерации, Сумматор 5 —. обы шый параллельный сумматор.
Евадратор 6 может быть выполнен по табличной (матричной} или последовательной схеме.
В данном 11ФП реализован итерационный алгоритм вычисления: ?. 2. — 4
Х =К; X = - ° L о ", 1, 2 4при4>2
Я (j ) 10приХ с 2. у=О; у =v+à м, v -Peg v.
rJ J g I rI cx
-(1+ <1
О,-. 0 i длЧ а- g.
Вычисленпя осуществляются следую» шим образом.
3 данный аргумент Х подается на
Вход квад1vi ropa 6 и ВОзВОдится В кВад рат, В блоке 3 сравнения проверяется
X> > 2. При выполнении условия „ ) 2
C. 2 с второго выхода блока 3 сравнения выдается сигнал = 1, который определяет передачу на вход квадратора 6 чечерз блок 1 сдвига половину предыдушеI го значения Х и сложение в сумматоре 5 предыдуще.-о значения с очередной константной иэ блока 4 формирования констатн. При выполнении условия Х„.(2
2 с второго выхода блока 3 сравнения выдается сигнал а.=О, который определяет передачу на вход квадратора 6 через блок 1 сдвига, предыдущее значение
Х а в сумматоре 5 сложение не проФ изводится, т. е. сохраняется предудушеэ
0493 4 значение, В следующей итерации переданное в квадратор 6 значение возводится в квадрат и снова выполняется вышеописанный процесс. После выполнения и итерации, где A - число разрядов результата, в сумматоре 5 содержится значение логарифма заданного аргумента Х. 1Ъадрат заданного аргумента снимается после первой итерации с выхо10 ла квадратора 6, при выполнении равенства Х ° = 2 с первого выхода блока
2 ,1
3 сравнения выдается сигнал, останавливающий работу блока управления 2, так как процесс вычисления закончен, 15 причем для ряда значений этот момент наступает при итерации 1 <,, В таблице 1 приведен числовой пример вычисления двоичного логарифма для аргумента х = 2 . Погрешность Вычисле20 ния для n= 13 равна величине 2 "З. В таблице 2 приведен числовой пример вычисления двоичного логарифма для аргу мента Х=-1, 41421356. В этом случае процесс Вычисления обрывается на пер25 Вой итерации, причем погрешность вычисления равна нулю. В таблицах 1 и 2 приведены номер итерации j,,содержание у, квадратора 6, значение оператора
4 о. с второго выхода блока 3 сравнения
УJ
30 величина Х „на выходе блока 1 сдви. + 1 га и содержа ие У3.4 сумматора 5 °
Точность вычисления в обшем случае определяется числом итераций, количество которых определяет количество пер55 вых (точных) двоичных разрядов.
Время вычисления квадрата и логарифма аргумента Х в данном LICfl в тактах равно Т (n (Е +2), гдето кь время В тактах возведения в квадрат.
40 Предложенный 14ФП позволяет вычислять логарифм и одновременно квал рат цодапного аргумента за значительlIo меньшее время, чем при использовании известных средств, 45 Особенно перспективен данный ЦФП в устройствах или системах, в которых имеется устройство дпя возведения в квадрат или умножитель. В этом случае добавление небольшого количества обору50 дования позволяет расширить функциональные Возможности путем вычисления логарифма по любому основанию. Основание логарифма определяется константами о, храняшимися в блоке 4 фор55 мирования констант.
По сравнению с прототипом данный
БПФ обладает расширенными функци ънальными возможностями.
5 7
Формула изобретения
Цифровой функциональный преобразователь, содержащий блок сдвига, схему сравнения, блок памяти, блок управления, сумматор, выход которого является первым выходом преобразователя, а первый вход соединен с выходом блока памяти, вход которого подключен к первому выходу блока. управления, Bxoll которого соединен с первым выходом схемы сравнения, отличающийся тем, что, с целью расширения функциональных возможностей за счет реализации квадрата функции, он содержит квадратор, первый вход которого соединен со вторым
5 0493 6 выходом блока управления, второй вход соединен с выходом блока сдвига, третий вход является входом преобразователя, первый выход квадратора является вто, рым выходом преобразователя и соединен с первым входом блока сдвига, второй выход квадратора соединен с входом схемы сравнения, второй выход которой соединен со вторыми входами блока сдвига и сумматора.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР. № 541167, кл, G 06 F 7/38, 1973.
2. Авторское свидетельство СССР № 448458, кл. С 06 F 7/38, 1972.
Составитель E. Пупырев
Редактор И. Мырдина Техред Л. Теслюк Корректор Г. Решетник
Заказ 4468/19 Тираж 751 Подписное
ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Филиал ППП Патент, г. Ужгород, ул. Проектная, 4
