Формирователь импульсов

 

Союз Советских

Соцнапистнчесннх

Ресяубпнк (»>750701 (6! ) Дополнительное к авт. свнд-ву— (22) Заявлено 05.06.78(21) 2624176/18-21 с присоединением заявки,%— (23) Прнорнтег—

Опубликовано 23.07.80. Бюллетень №27

Дата опублнкования опнсання 25.07.80 (ы)м. К|.

Н 03 К 3/28

Виударстиеииый комитет

СССР ио делам изабретеиий и открытии (53) УДК 621.373.

° 5(088.8) (72) Автор изобретения 0. Ф. Бондаренко (7! ) Заявитель (54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ

Изобретение относится к импульсной технике и может быть использовано в различных цифровых устройствах и устройся вах дискретной автоматики.

Известен формирователь импульсов, содержащий триггер, выполненный на вентц" лях ТТЛ И-НЕ, вход которого через времязадающую цепь соединен с выходом ло. гического элемента И-НЕ, охваченного . через резистор ы делитель отрицательной обратной связи, вхоч которого через диод подключен к единичному выходу трит гера 11. Однако время восстановления таких формирователей велико, так как после возвращения триггера в заданное устой15 чивое состояние заряд времязадакицего коцденсатора происходит в основном че роз эквивалентное сопротивление s колжк торной цени выходного транзистора логического алемента и связанного с ним времязадающего резистора.

Наиболее близким по отношению к прейложепному устройству явгтяется формироЯ ватель импульсов, содержащий триггер на

2 элементах И-НЕ, вхой которого соединен через времязадающую цепь с выходом ло гического элемента И-НЕ, один вход которого соединен с единичным выходом триггера непосредственно, а другой - через. дополнительную интегрирукицую цель 12 ), Однако такой формироватег также имеет большое время восстановления из за того, что разряд конденсатора дополнительной интегрирующей цепи и заряд конденсатора времизаджошей -цепи проходит через резисторы, величина которых тем больше, чем. больше длительность, которые необходимо формировать.

Кроме того, перечисленные устройства не обладают расширенными функциональны ми возможностями.

Цель изобретения — уменьшение времени восстановлении устройства и расширение его функциональных возможностей.

Указанная цель достигается за счет того, что в формировател импульсов, содержащий триггер на элементах И-НЕ, первый вход которого соединен через время7507 задающую цепь с выходом логического элемента И-НЕ, один вход которого соединен с единичным выходом триггера непосредственно, а другой — через интегрирующую цепь, введены логический элемент И-НЕ со свободным коллектором, расширитель числа входов ИЛИ,n P — n -транзистор, инвертор, логический элемент И иоптронн и и верторпереключатель, при этом нулевой выход триггера соединен через логический эле- 10 мент И-НЕ со свободным коллектором с выходом интегрирующей цепи и подключен ко входам расширителя числа входов

ИЛИ, в коллекторной цепи выходного транзистора которого включен излучающий ди- 15 од оптронного инвертора-переключателя, анодом подключенный к источнику питания и коллектору и- р- n транзистора, база которого соединена с эмиттером выходного транзистора расширителя числа 20 входов ИЛИ, а эмиттер — к первому входу триггера, причем один выход логического элемента И соединен с выходом логического элемента И-НЕ и входом инвертора, а второй его вход соединен с 25 единичным выходом триггера.

На чертеже представлена принципиальная схема предлагаемого формирователя импульсов.

Формирователь импульсов, выполненный на логических элементах, содержит,триггер на элементах И-НЕ 1, 2, охваченных перекрестными связями; единичный. выход триггера соединен со своим первым входом

35 через последовательно сОединенные логический элемент И-HE 3 и времязадаюшую цепь, состоящую из резистора 4 и конденсатора 5. Нулевой выход триггера соединен с входами логического элемента И-НЕ 6, 40 свободный коллектор которого подключен к выходу интегрируюшей пепи, состоящей из резистора 7 и конденсатора 8, и одному из входов логического элемента И-НЕ 3, второй вход которого соединен с единич45 ным выходом 9 триггера и одним из входов логического элемента И 10, второй . вход которого соединен с выходом логического элемента 3 и входами инвертора 11.

Нулевой выход триггера соединен также

50 .с входами расширителя числа входов ИЛИ

12, в коллекторной цепи выходного транзистора 13 которого включен излучающий диод 14 оптронного инвертора-переключателя 15 анод которого подключен к источ1

55 нику питания и коллектору A-ð-nzpazaunopa 16, база которого соединена с эмиттером. транзистора 13, а эмиттер — с первым входом триггера.

01 4

Схема работает следующим образом.

В исходном состоянии на сигнальный вход 17 триггера подается положительный потенциал. При этом на единичном и нулевом выходах триггера действуют соответственно низкий и высокий уровни напряжения. Под дейс гвием высокого уровня напряжения на нулевом выходе триггера выходной транзистор 13 расширителя числа входов ИЛИ и о -р- -транзистор 16, а также выходной транзистор логического элемента 6 открыты и насьнцены. При

AM конденсатор 5 заряжен практически, до напряжения источника питания. Конденсатор 8 разряжен через насыщенный выходной транзистор логического элемента 6.

На выходах 18 и 19 действуют низкие (нулевые) уровни напряжения. На выходе

20 оптронного инвертора-переключателя

15 действует высокий уровень напряжения.

При поступлении отрицательного импульса на сигнальный вход 17 триггера последний переходит в противоположное состояние „характеризуемое логической

"единицей" на единичном выходе триггера и логическим нулем" - на нулевом. При. этом транзистор 16 и выходной транзистор логического элемента 6 скачкообразно закрываются и в дальнейшем, в тече» ние всего времени квазиустойчивого равновесия, на работу схемы не оказывают никакого влияния. Под действием высокого уровня напряжения на единичном выходе триггера происходит заряд конденсатора

8 через резистор 7 и сопротивление в цепи коллектора выходного транзистора логического элемента 1. Через время, задаваемое интегрирующей цепью, напряжение на нем достигает порога срабатывания элемента 3. В результате воздействия высоких уровней напряжения на обоих входах логического элемента 3.на его выходе устанавливается уровень логического "нуля

Конденсатор 5, заряженный через насыщенный транзистор 16 практически до уровня напряжения питания, начинает разряжаться через резистор 4 и сопротивление промежутка колжктор-эмиттер выходного транзистора логического элемента 3. Через время, определяемое времязадающей цепью, напряжение на конденсаторе 5 достигает порога срабатывания элемента 2 и триггер возвратится в исходное состояние, заканчивая формирование импульса.

Под воздействием высокого уровня напряжения на нулевом выходе триггера зарядный транзистор 16 и выходной тран5 7507 зистор логического элемента 6 открываюъся и насышаются. При этом конденсатор

8 разряжается через сопротивление участка коллектор-эмиттер насышенного выходного транзистора элемента 6, а конденсатор 5 бьк тро дозаряжается через насышенный зарядный транзистор 16. В момент заряда конденсатора 5 через иэлучаюший диод 14 протекает ток дозаряда, возбуждающий оптронный инвертор-переключатель, на выходе 20 которого формируется короткий отрицательный импульс « конец формирования .

Таким образом, применение устройства форсированного дозаряда одного из время- задаюших конденсаторов и принудительный разряд другого позволяет уменьшить время восстановжния устройства. Кроме того, всждствие того, что конденсатор 5 удается дозарядить до более высокого уровня (по сравнению с HpoToTHIIoM) длительность формируемого импульса автоматически увеличивается.

Предложенный формирователь импульсов

25 обладает расширенными функциональными возможностями, так как позволяет дополнительно формировать импульс "конец формирования", а также положительные импульсы различной длительности: снимаемый с выхода 18 логического элемента 10, и снимаемый с выхода 19 логического элемента 11.

Формула изобретения

Формирователь импульсов, содержащий триггер на элементах И-НЕ, первый вход

35 которого соединен через времяэадаюшую

01 6 цепь с выходом логического эжмента

И-НЕ, один вход которого соединен с еди ничным выходом триггера непосредственно, а другой — через интегрирующую цепь, о т л и ч а ю ш и и с я тем, чтс,сцелью уменьшения времени восстановления и расширения функциональных возможностей устройства, в него введены логический эжмент И-HE co свободным колжктором, расширитель числа входов ИЛИ, т -р транзистор, инвертор, логический эжмент

И и оптронный инвертор-переключатель, при этом нулевой выход триггера соединен через логический эжмент И-HE со свободным колжктором с выходом интегрируюшей цепи и подключен Ко входам расширителя числа входов ИЛИ, в коллекторной цепи выходного транзистора которого включен излучаюший диод оптронного ии вертора-переключателя, анодом подключенный к источнику питания и коллектору

h -р- -транзистора, база которого соединена с эмиттером выходного транзистора расширителя числа входов ИЛИ, а эмичтер

- к первому входу триггера, причем один вход логического элемента И соединен с выходом логического эжмента И-НЕ и входом инвертора, а второй его вход со. един с единичным выходом триггера.

Источники информац принятые во внимание при экспертизе

1. Авторское свидетельство СССР

t4 539367, кл. Н 03 К 3/284, 1975.

2. Авторское свидетельство СССР

_#_ 487449, кл. Н 03 К 3/28, 1974. 750701

Составитель Л. Колосков

Редактор О. Стенииа Texpea H. Ковалева:Корректор М.. немчик

Заказ 4669 44 . Тираж 998 Подписное

Щ4ИИПИ Росударственного комитета СССР по дедкам изобретений и открытий

113035, Москва, Ж-35, Раушскаи наб., д. 4/5 филиал ППП Патент, r. Ужгород, ул. Проектная, 4