Умножитель частоты

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву Р 530462 (22) Заявлено 200178 (21) 2571348/18-21 (51)М. Кл.

Н 03 К 5/01

Н 03 К 23/00 с присоединением заявки ¹â€”

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет—

Опубликовано 230780.Бюллетень ¹ 27 (З) УДИ 621.374,4 (088.8) Дата опубликования описания 23.0780 (72) Авторы изобретения

В. В. Афанасьев и Ю. К, Майоров (71) Заявитель (54) УМНОЖИТЕЛЬ ЧАСТОТЫ у

Йзобретение относится к измерительной технике, автоматике и может использоваться, в частности, в системах регулирования авиационных двигателей.

Известен умножитель частоты, содержащий последовательно соединенные первый счетчик и делитель частоты, входы которых объединены и через линию задержки подключены к входной шине и к входу запоминающего устройства, входы которого соединены с выходами ячеек первого счетчика, опорный генератор, выходы которого подключены к входам второго счетчика и делителя частоты, элемент совпадения и дополнительную линию задержки, подключенную к выходу элемента совпадения и к второму входу второго счетчика, выходы ячеек которого соединены с входами элемента совпадения, а входы ячеек — с выходами запоминающего устройства (1).

Недостатком описанного умножителя частоты является возникающая при 25 совпадении моментов считывания показаний из первого счетчика в запоминающее устройство и показаний запоминиющего устройства во второй счетчик возможность ошибки.

30 целью изобретения является повышение точности умножения.

С этой целью в умножитель частоты, содержащий последовательно соединенные первый счетчик и делитель частоты, входы которых объединены и через линию задержки подключены к входной шине и к входу запоминающего устройства, входы которого соединены с выходами ячеек первого счетчика, опорный генератор, выходы которого подключены к входам второго счетчика и делителя частоты, элемент совпадения и дополнительную линию задержки, подключенную к входу элемента совпадения и ко второму входу второго счетчика, выходы ячеек которого соединены с входами элемента совпадения, а входы ячеек — с выходами запоминающего устройства, введены элемент ИЛИ, включенный между вторым входом второго счетчика и выходом дополнительной линии задержки, дополнительный элемент совпадения, входы которого соединены с выходом дополнительной линии задержки и с выходом запоминающего устройства, и элемент задержки, вход которого соединен с выходом дополнительного эле750711 бО

65 мента совпадения, а выход — со вторым входом элемента ЙЛИ.

На чертеже изображена структурная электрическая схема умножителя частоты, содержащего опорный генератор

1, делитель 2 частоты, первый счетчик

3, запоминающее устройство 4, второй счетчик 5, входную шину б умножителя, линию 7 задержки, элемент 8 совпадения, дополнительную линию 9 задержки, элемент ИЛИ 10, дополнительный элемент

11 совпадения и элемент 12 задержки. умножитель частоты состоит из генератора 1, опорной частоты соединенного с входом делителя 2 частоты с коэффициентом деления, равным требуемому коэффициенту умножения, к выходу которого подключен вход первого счетчика 3. К выходам ячеек счетчика 3 подключено запоминающее устройство 4, к выходам ячеек которого подключен второй счетчик 5, выполненный . вычитающим. Вход счетчика 5 соединен с опорным генератором 1. Входная шина б подключена к цепям считывания показаний счетчика 3 в запоминающее устройство 4 и к выходу линии 7 задержки, выход которой подключен к цепям сброса на нуль первого счетчика

3 и делителя 2 частоты. Выход умножителя подключен к элементу 8 совпадения, входы которого подключены к выходам ячеек счетчика 5 к входу линии 9 задержки, выход которой подключен ко входам элемента ИЛИ 10, дополнительного элемента ll совпадения, второй вход которого связан с выходом запоминающего устройства 4, а выход через элемент 12 задержки соединен со вторым входом элемента ИЛИ 10, выход которого подключен к цепям считывания показаний запоминающего устройства 4 во второй счетчик 5.

Умножитель частоты работает следующим образом.

После прохождения через линию

7 задержки очередного импульса, поступившего на входную шину б умножителя частоты, происходит сброс на нуль счетчика 3 и делителя 2 частоты.

Затем происходит накопление счетчиком 3 импульсов, поступающих с выхода делителя 2 частоты. К моменту прихода на вход умножителя частоты следующего импульса, в счетчик 3 эаписывает " зх ся число Оп з". Входной импульс

К умножителя частоты поступает к цепям считывания показаний счетчика 3 в запоминающее устройство 4, которое формирует во время считывания показаний импульс, поступающий на вход элемента 11 совпадения. Импульс с выхода линии 7 задержки сбрасывает на нуль счетчик 3 и делитель 2 час" таты. Таким образом, в запоминающем устройстве 4 хранится все время чйсло, соответствующее периоду входной частоты. Это число не стирается, а только может изменяться в случае, если изменяется входная частота.

Импульсы опорного генератора 1, поступая на вход вычитающего счетчика 5, в некоторый момент приводят его в нулевое состояние, В момент попадания его в нулевое состояние с выхода элемента 8 совпадения поступает импульс на выход умножителя частоты.

Этот же импульс поступает на вход ли. нии 9 задержки после прохождения через которую поступает на вход элемента ИЛИ 10, выходной импульс которого производит запись показаний запоминаю-. щего устройства 4 в счетчик 5, Следующий импульс на выходе умножителя

15 частоты появляется через время. Оп 1 "эх

t = —. Г

Вх

on где j — частота опорного генератооп

20 ра;

Тэ„- период входных сигналов; коэффициент умножения;

В случае, если считывание показа-. ний запоминающего устройства 4 в счетчик 5 совпадает во времени с считыванием показаний счетчика 3 в запоминающее устройство 4, то выходной импульс линии 9 задержки совпадает во времени с выходным импульсом запоминающего устройства 4, что приво30 дит к появлению выходного импульса элемента 11 совпадения, который, пройдя через элемент 12 задержки, поступает во второй вход элемента

ИЛИ 10. Выходной импульс элемента

35 ИЛИ 10 поступает на второй вход счетчика 5 и производит повторную запись показаний запоминающего устройства

4 в счетчик 5. (Первая запись показаний производится выходным импуль4р сом элемента ИЛИ 10, на вход которой поступает выходной импульс линии 9 задержки, совпадающей во времени с выходным импульсом запоминающего устройства 4 — т.е. в тех условиях, при которых возможно неверное считывание показаний запоминающего устройства 4 в счетчик 5).

Время задержки Ф.З элемента 12 задержки должно удовлетворять неравенствУ 44< йз

50 где 64 — наибольшая из длительностей двух импульсов: выходного импульса запоминающего устройства 4 и выходного импульса линии 9 задержки; Ь— максимально допустимая величина нерав55 номерноати временных интервалов между выходными импульсами умножителя частоты, возникающая из-за повторного считывания показаний запоминающего устройства 4 в счетчик 5.

8,5

При $ cf а — неравномерность вре4 Ь менных интервалов между выходными — . импульсами умножителя частоты, воэ

h никающая из-за повторного считывания

750711

Формула из обре тени я

Составитель О. Митрофанов

Редактор П. Горькова Техред М,Петко КорректоР I0. Макаренко

Эаказ 4670/45 Тираж 995 Подписи ое

?1НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 показаний запоминающего, устройства

4 в счетчик 5 не больше — °

ОП

В том случае, если не происходит совпадения во времени момента считывания показаний первого счетчика 3 5 в запоминающее устройство 4 и момента.считывания показаний запоминающего устройства 4 во второй счетчик

5, то выходные импульсы линии 9 задержки и запоминающего устройства 4 не совпадают во времени, тогда выходной импульс элемента 11 совпадения не формируется и повторного считывания показаний запоминающего устройства 4 в счетчик 5 не производится.

В описанном умножителе частоты относительная ошибка умножения, определяемая по формуле b . 100,0%, (К,-К)

К равна нулю, так как в предлагаемом устройстве формируется эа время Тв„, К,=К выходных импульсов умножителя частоты даже в случае совпадения во времени момента считывания показаний первого счетчика 3 в запоминающее устройство 4 и момента считывания показаний запоминающего устройства 4 в во второй счетчик 5; возможная иэ-эа повторного считывания показаний.запоминающего устройства 4 во второй счетчик 5 неравномерность b.4q временных интервалов между выходными импульсами предлагаемого умножителя

1 частоты Ь1 2 =

ОП.

Умножитель частоты по авт,св, 9530462,отличающийся тем, что,с целью повышения точности умно.жения, в него введены элемент ИЛИ, включенный между вторым входом второго счетчика и выходом дополнительной линии задержки, дополнительный элемент совпадения, входы которого соединены с выходом дополнительной линии задержки и с выходом запоминающего устройства, и элемент задержки, вход которого соединен с выходом дополнительного элемента совпадения, а выход — со.вторым входом элемента

ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 530462, кл. Н 03 К 23/00,18,12 ° 74. (прототип).