Умножитель аналоговых сигналов

 

, 7

ОП-И@АH.И Е

ИЗОБРЕТЕНИЯ

Союз Советски к

Социалистических

Республик

< 752368

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(5! )М. Кл. (т 06 G 7/16 (22) Заявлено 28.07.78 (21) 2651503/18-24 с прнсоелнненнем заявки .%—

Гооударстееииый комитет (23) Приоритет—

Il0 делам изобретений и открытий

Опубликовано 30.07.80. Бюллетень М 28

Дата опубликования описания 02.0 Я.80 (53) УДК 681. . 335 (088. 8) (72) Авторы изобретения

В. Б. Кравченко и А. А. Хромов (71) Заявитель (64) УМНОЖИТЕЛЬ АНАЛОГОВЫХ СИГНАЛОВ

Изобретение относится к вычислительной технике и может быть использовано в устройствах аналоговой вычислительной техники, а также в устройствах передачи данных в качестве балансного

5 модулятора и в схеме, осуществляющей автоматическую регулировку усиления.

Известны умножители аналоговых сигналов, осуществляющие предварительное логарифмирование, суммирование, а затем антилогарифмирование (1 .

Такие умножители имеют ограниченный снизу динамический диапазон.

Известны также устройства умножения, использующие передаточную проводимость биполярных транзисторов (2).

Основным недостатком таких перемножителей является низкий динамический диапазон, который ограничивается максимальным входным сигналом.. 20

Наиболее близким к предлагаемому является умножитель аналоговых сигналов, содержащий выходной дифференциальный усилитель и множительный мост, в каждое плечо которого включен элемент с управляемым коэффициентом передачи, выполненный на МДПгранзисторе, при этом стоки первого и второго

MQll»транзисторов, включенных в первое и второе плечи моста, подключены к первому входу умножителя, исток первого

МДП-транзистора подключен к стоку третьего МЙП-транзистора, включенного в третье плечо моста, и к инвертирующему входу выходного дифференциального усилителя, а исток второго МДП- гранзистора подключен к стоку четвертого

МДП- гранзистора, включенного в четвер» тое плечо моста, и к неинвертирующему входу выходного дифференциального усилителя, выход которого является выходом умножителя, истоки третьего и четвер того транзисторов подключены к шине нулевого потенциала g3g.

Цель изобретения - повышение точности и расширение динамического диапазона.

8 ф

1 8 и 1 9 - второй балансный каскад, транзисторы 20 и 21 - третий балансный каскад, транзисторы 16 и 17 - четвертый балансный каскад.

Типы проводимостей канала МДП-транзисторов 4, 5, 6 и 7 множительного моста 3 и баз транзисторов 16 - 23 формирующих усилителей 9 - 12 противоположны.

Вход 1 умножителя аналоговых сигналов подключается к инвертируюшему входу входного дифференциального усилителя

8, неинвертирующий вход которого подключен к шине 15 нулевого потенциала и к стокам транзисторов 5 и 6. Инвертируюший выход входного дифференциального усилителя подключен к инвертирующим входам формирующих усилителей 9 и 10, неинвертируюшие входы которых подключены ко входу 2 умножителя, неинвертирующий выход входного дифференциального усилителя подключен к неинвертирующим входам формирующих усилителей 11 и 12, инвертирующие входы которых также подключены ко входу 2, при этом выходы формирующих усилителей, формирующих линейные комбинации входных сигналов 1 и 2, подключены к затворам МЙПгтранзисторов множительного моста 3.

Транзисторы 16, 17 и 20, 21 образуют балансные усилительные каскады, выходные токи которых (коллекторные токи 3 < 16 и .) < 20 транзисторов) определяются сигналом, поступающим в базовые цепи через входной дифференциальный усилитель 9 с 1-го входа умножителя, т. е.

З,ы =(д,„, ) О+ 2К„К„ коэффициенты К и К определяются соответственно резисторами 32, 33 и 35, 36, а величины (3„q< ),, (о) орезисторами 34, 37, Транзисторы 18„

19 и 22, 23 образуют баласные усилительные каскады, управляемые одновременно по базовой цепи напряжением и по эмиттерной цепи токами "J g g6 и

Поэтому коллекторные токи тран» зисторов 18, 19, 22, 23 определяются выражениями и иле () п-. 0+ g q „„ "-(д„„ î к„у,„,р, у, 2(о 3 4 4

К1> Й(къО) 3 4 l

3 75236

Поставленная цель достигается введением входного дифференциального усили теля и формирующих усилителей, объединенных входами попарно, причем инвертирующий вход входного дифференциального усилителя является первым входом умножителя, неинвертируюший вход которого подключен к шине нулевого потенциала, инвертирующий выход входного дифферен циального усилителя подключен к инверти- 10 рующим входам первого и второго формирующих усилителей, выходы которых подключены к затворам первого и четвертого МЙП-транзисторов соответственно, неинвертирующий выход входного диф- 15 ференциального усилителя подключен к неинвертирующим входам третьего и четвертого формирующих усилителей, выходы которых подключены к затворам второго и третьего МЙПгранзисторов соответст- 20 венно, неинвертирующие входы первого и второго формирующих усилителей и инвертирующие входы третьего и четвертого усилителей объединены и подключены ко второму входу умножителя.

На фиг. 1 изображена структурная схема аналогового умножителя; на фиг.

2 - принципиальная электрическая схема аналогового умножителя.

Умножитель аналоговых сигналов состоит из первого входа 1 умножителя, второго входа 2 умножителя, множительного моста 3, в каждое плечо которого включены МДП-транзисторы 4, 5, 6 и

7, входного дифференциального усилителя 8, формирующих усилителей 9, 1 О, 11 и 12, выходного дифференциального усилителя 13, выхода 14 умножителя, шины 15 нулевого потенциала. При этом

40 формирующие усилители, которые формируют линейные комбинации входных сигналов, выполнены на транзисторах 16, 17, 18, 19, 20, 21, 22 и 23 и резисторах

24, 25, 26, 27, 28, 29, 30, 3 1, 32, ЗЗ, 34, 35, 36, 37, 38 и 39. Транзисторы 16, 17, 18 и 19 и резисторы

24, 25, 28, 29, 32, 33, 34 и 38 вы» полняют функции формирующих усилителей

9 и 12, а транзисторы 20, 21„22 и

23 и резисторы 26, 27, 30, 31, 35, 36, 37 и 39 — формирующих усилителей

10 и 11. Формирующие усилители объединены попарно в соответствии с коэффициентом передачи напряжения первого вхо55 да умножителя и выполненных на основе параллельно-балансных усилительных каскадов. Транзисторы 22 и 23 образуют первый балансный каскад, транзисторы

5 7 5 2. 33

Коэффициенты К и К определяются .ф соответственно резисторами 28, 29 и

30, 31.

С учетом этого напряжения на резисторных нагрузках 24, 25, 26, 27 формируются в соответствии с предлагаемыми линейными комбинациями сигналов и имеют вид для транзистора 4 Kl,Xl -K2„X2 для транзистора 5 КЗ.Х1+ К4.02 1О для транзистора 6 КЗ.Xl- К4.Х2 для транзистора 7 Kl.Õ1+ К2.Х2

Напряжение на выходе 14 умножителя равно К5.Х1.Х2. аким образом, в предлагаемом устрой стве напряжения на затворах МДП-гранзисторов 4-7 множительного моста 3 формируются как результат линейных преобразований входных сигналов в усилительных трактах, что позволяет расши- о рить динамический диапазон и снизить погрешность перемножения. Поэтому предлагаемый перемножитедь имеет статическую погрешность почти Н8 порядок лучше известных, а динамический- диапазон сос25 тавляет порядка 1000, что почти в 100 раз больше, чем у перемножителей, использующих передаточную характеристику биполярных транзисторов и во столько же раз лучше, чем у известных ана30 логовых перемножителей на NllH-транзисторах. Такие высокие электрические характеристики предлагаемого устройства позволяют использовать его в качестве балансного модулятора или схемы

АРУ. Поэтому предлагаемое устройство многофункционально, что экономически выгодно в случае микроэлектронного его использования.

Формула изобретения плечи моста, подк.почены к первому входу умножителя, исток первого МДП-транзистора подключен к стоку третьего

МДП-транзистора,. включенного в третье плечо моста, и к инвертирующему входу выходного дифференциального усилителя, а исток второго МДП-транзистора подключен к стоку четвертого МДП-транзистора, включенного в четвертое плечо моста, и к неинвертирующему входу выходного дифференциального усилителя, выход которого является выходом умножителя, истоки третьего и четвертого транзисторов под-, ключены к шине нулевого потенциала, отличающийся тем,что,с целью повышения точности и расширения динамического диапазона, он дополнительно содержит входной дифференциальный усилитель и формирующие усилите ли, объединенные входами попарно, причем инвертирующий вход входного дифференциального усилителя является первым входом умножителя, неинвертирующий вход которого подключен к шине нулевого потенциала, инвертирующий выход входного дифференциального усилителя подключен к инвертирующим входам первого и второго формирующих усилителей, выходы которых подключены к затворам первого и четвертого МДП«транзисторов соответственно, неинвертирующий выход входного дифференциального усилителя подключен к неинвертирующим входам третьего и четвертого формирующих усилителей, выходы которых подключены к затворам второго и третьего МДП транзисторов соответственно, неинвертирующие входы первого и второго формирующих усилителей и инвертирующие входы третьего и четвертого усилителей объединены и подключены ко второму входу умножителя.

Умножитель аналоговых сигналов, содержащий выходной дифференциальный усилитель и множительный мост, в каждое плечо которого включен элемент с управляемым коэффициентбм передачи, выполненный на МДП-транзисторе, при этом стоки первого и второго МДП-транзисторов, включенных в первое и второе.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 586465, кл. Cj 06 Ci 7/16, 1977.

2. Авторское свидетельство СССР

No. 602955, кл. 5 06 6j 7/16, 1978.

3. Патент США М 3368066, кл. 235-194, опублик. 1968 (прототип).