Матричный накопитель

 

ш752483

ОПИСАНИЕ

ИЗОБ ЕтЕНИЯ

Союз Соеетских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТИЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 18.12.78 (21) 2697090/18-24 с присоединением заявки № (51) М. Кл. б 11С 17/00 (43) Опубликовано 30.07.80. Бюллетень № 28 (45) Дата опубликования описания 30.07.80 (53) УДК 681.327.6 (088.8) ло делам изобретений н открытий (72) Авторы изобретения

В. П. Деркач, А. М. Заброда, В. М. Корсунский и А. А. Мержвинский (71) Заявитель

Ордена Ленина институт кибернетики АН Украинской CCP (54) МАТР И Ч Н Ы Й НАКО П ИТЕЛ Ь

Государственный комитет (23) Приоритет

Изобретение относится к вычислительной технике, в частности к постоянным запоминающим устройствам на основе больших интегральных полупроводниковых схем.

Известны матричные накопители (1, 2).

Один из известных матричных накопителей (1) содержит числовые и разрядные шины, элементы связи, входные и выходные шины, транзисторы, последовательно соединенные с элементами памяти. 10

Недостатком этого накопителя, в котором запоминающие элементы включены в цепь коллектора транзистора, является низкая плотность информации, а накопители, где запоминающие элементы включе- 15 ны в цепь эмиттера или базы транзистора, хотя и обеспечивают более высокую плотность информации, но не позволяют производить запись на напряжениях, которые требуются для большинства известных в настоящее время запоминающих элементов.

Наиболее близким техническим решением к изобретению является матричный накопитель (2), содержащий числовые и разрядные шины, элементы связи, элементы согласования, выполненные на резисторах, одни выводы которых соединены с входными шинами, и выходные шины. 30

В качестве элементов памяти в таком накопителе можно использовать практически любые материалы, которые имеют по крайней мере два устойчивых состояния проводимости. Это, например, могут быть стеклообразные полупроводники, обладающие эффектом переключения и памяти, полупроводниковые диоды, включенные встречно диодам накопителя, плавкие металлические перемычки и другие.

Однако в таком накопителе при записи информации через элементы приходится пропускать значительный ток, а это приводит к тому, что питающие напряжения приходится увеличивать, и мощность, рассеиваемая на каждом резисторе накопителя, может доходить до нескольких десятых долей ватта и больше. Резисторы в данном случае занимают большую площадь, что снижает плотность информации в накопителе.

Цель изобретения — уменьшение мощности рассеивания в режиме записи накопителя.

Эта цель достигается тем, что накопитель содержит ключи, выполненные на транзисторах по числу разрядных шин накопителя, при этом эмиттер транзистора соединен с соответствующей разрядной шиной, коллектор — с выходной шиной, а база — с

752483 другим выводом соответствующего резистора.

Матричный накопитель представлен на чертеже.

Накопитель содержит числовые шины 1, разрядные шины 2, элементы 3 связи,. ключи, выполненные на транзисторах 4, выходные шины 5, элементы согласования на резисторах 6, входные шины 7.

Работает накопитель следующим образом.

В режиме записи информации выбранная числовая шина 1 подключается к шине нулевого потенциала, а остальные числовые шины — к источнику высокого потенциала либо отключаются от внешних цепей. На выбранную входную шину 7 подается потенциал записи, а на остальные — нулевой потенциал. При этом транзисторы 4, подключенные к выбранной числовой шине 1, переходят в режим насыщения, а остальные находятся в режиме отсечки. В соответствии с записываемой информацией на выходные шины 5 подается ток записи или нулевой потенциал, В первом случае ток записи через выбранный транзистор 4, находящийся в насыщении, попадает на соответствующую разрядную шину 2, а затем через элемент 3 связи — на выбранную числовую шину 1. Таким образом происходит запись.

Во втором случае ток, протекающий через выбранный резистор 6, стекает через коллекторный переход транзистора 4 на выходную шину 5 и запись не происходит.

В режиме считывания, так же как и при записи, выбранная числовая шина 1 подключается к нулевому потенциалу, а остальные — к источнику потенциала высокого уровня или отключаются от внешних цепей. На выбранную входную шину 7 подается потенциал высокого уровня, а на остальные — нулевой потенциал. При этом в зависимости от состояния проводимости элементов 3 связи, находящихся на пересечении выбранных числовой 1 и разрядных шин 2, ток выбранных резисторов 6 через эмиттерные переходы транзисторов 4, разрядные шины 2 и проводящие элементы связи 3 стекает на выбранную числовую шину

1 либо, если элементы связи 3 не проводят, через коллекторные переходы поступает на выходные шины 5 накопителя. В первом случае на выходных шинах 5 устанавливается потенциал низкого уровня, а во вто5 ром — высокого., В сравнении с известным накопителем в данном накопителе удается снизить мощность, рассеиваемую при записи, а следовательно, уменьшить площадь, занимаемую

10 резисторами. В накопителе-прототипе ток записи проходит через элемент связи только через резисторы, а в предложенном накопителе основная часть тока записи поступает на элементы связи через транзисторы

15 и ток резисторов составляет всего 1/()+ I) часть тока записи, где P — коэффициент передачи тока базы транзисторов. При этом сопротивление резисторов может быть увеличено в Р раз и мощность, которую они

20 рассеивают, в Р раз меньше, чем в накопителе-прототипе, во столько же раз может быть уменьшена и их площадь, Обычно в интегральных схемах P)20, и, следовательно, можно рассчитывать по крайней мере на 20-кратный выигрыш по площади этих резисторов и мощности, рассеиваемой ими в режиме записи.

Формула изобретения

Матричный накопитель, содержащий числовые и разрядные шины, элементы связи, элементы согласования, выполненные на резисторах, одни выводы которых соедине35 ны с входными шинами, и выходные шины, отличающийся тем, что, с целью уменьшения мощности рассеивания в режиме записи накопителя, он содержит ключи, выполненные на транзисторах по числу раз40 рядных шин накопителя, при этом эмиттер транзистора соединен с соответствующей разрядной шиной, коллектор — с выходной шиной, а база — с другим выводом соответствующего резистора.

45 Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 506060, кл. G 11С 11/34, 1976.

2. Патент CILIA № 3671948, кл. 340 — 173, опублик. 1974 (прототип).

752483

Составитель В. Вакар

Корректоры: Л. Слепая и О. Иоанесян

Техред А. Камышникова

Редактор И. Грузова

Типография, пр. Сапунова, 2

Заказ 1454!13 Изд. Мо 393 Тираж 673 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 7К-35, Раушская наб., д. 4/5

Матричный накопитель Матричный накопитель Матричный накопитель 

 

Похожие патенты:
Наверх