Умножитель частоты

 

Союз Советских

Социалистических

Республик

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ti>765818

Ф (61) Дополнительное к авт. свид-ву (22) Заявлено О 109.78 (21) 2676 39 3/18-24 (51) м. к„.

G Об G 7/16

Н О3 В 19/1О с присоединением заявки М

Государственный комитет

СССР ло делам изобретений и открытий (23) Приоритет

Опубликовано 2309.80. Бюллетень М9 35

Дата опубликования описания 230980 (53) УДК 621, 374 . 44 (088.8) (72) Авторы изобретения

Н. Ф. Ефремов, О. Л. Карасинский и В. В, Соботовьч (71) Заявитель (54) УМНОЖИТЕЛЬ ЧАСТОТЫ

=(} „}i- } -„т+))т . изобретение относится к области измерительной и вычислительной техники и может быть использовано для деления повторяющихся временных интервалов на целое число частей.

Известен умножитель частоты, который содержит генератор опорной частоты, счетчики, регистр, схему задержкц выходных импульсов, формирователь, схемы контроля нулей и единиц остатка P).

Наиболее близким по технической сущности к устройствам является умножитель частоты, содержащий генератор 15 опорной частоты, входной формйрователь, блок управления, делители частоты с переменным и постоянным коэффициентом деления, регистр и элементы

И, к выходу делителя частоты с посто-2О янным коэффициентом деления подключен культивибратор, выход которого соединен с управляющим входом элемента

И, выход запоминающего регистра через узел переноса кода, управляющий вход 25 которого соединен с выходом делителя частоты с переменным коэффициентом деления, подключен к суммирующему входу делителя частоты с постоянным к оэффициен том делени я f2) .

Величина погРешности >щхс в этом устройстве уменьшена до величины То а

Это достигается тем, что в устройстве произв одится суммирование остатков от деления Т на п. Если при суммировании остатков возникает переполнение, то запускается мультивибратор и пропускается один период То. При этом

i-й выходной импульс умножителя частоты появляется через время t которое равна а =T (+) а(} > }ilT„, г Т» где (.Г ) — целая часть числа от деления Т1с íà h. Ò, à - - jaa о дробная часть числа от деления Т> на п То.

Погрешность определения t . равна

Так как разность числа и его целой части не может превосходить единицы, то ь „,о„с <Т„.

Однако даже такую погрешность в некоторых случаях желательно уменьшить.

765818

Таким образом, недостатками устроЯетв а является недостаточно высокая точность.

Цель изобретения — повысить точно ст ь умножени я ч а ст оты.

Это достигается тем, что в умножителе частоты, содержащий генератор 5 опорной частоты, входной формир он атель, суммирующий счетчик, буферный регистр, вычитающий счетчик, элемент

ИЛИ и элемент И, причем выход генератора опорной частоты соединен со 10 счетным в ходом суммирующего- счетчика и первым входом элемента И, выход которого соединен со счетным нходом вычитающего счетчика, информационные выходы суммирующего счетчика соединены

L соответствуюцими входами буферного регистра, группа выходов старших разрядов буферного регистра соединена с группой информационных входов нычитающего счетчика, первый выход входного формирователя соединен с входом записи информации буферного регистра, второй выход — с входом установки нуля суммирующего счетчика и первым входом элемента ИЛИ, выход которого соединен с входом записи информации вычитающего счетчика, выход переполнения которого соединен с выходкой шиной устройства и со вторым входом элемента ИЛИ, дополнительно введены j-к триггер и накапливающий сумматор,при этом груп- 30 па входов накапливающего сумматора соединена с группой выходов младших разрядов буферного регистра, вход j 3-к триггера соединен с шиной логической единицы, вход к — с выходом перено- 35 са накапливаюцего сумматора, а вход синхрониз апии с выходом генератора опорной частоты, выход j-к триггера соединен со вторым входом элемента

И, входы установки нуля и установ ки единицы старшего разряда накапливаюцего сумматора соединены соответственно с пЕрвым и вторым выходами входного формирователя, а вход управления вводом информации накапливающего сумматора соединен с выходом переполнения вычитаюцего счетчика.

На чертеже .представлена схема1 предлагаемого устройства, Устройство содержит входной формирователь 1, суммирующий счетчик 2, 50 буферный регистр 3, генератор 4 опорной частоты, накапливающий сумматор ..

5,элемент ИЛИ б,вычитающий счетчик 7, j ê триггер 8, элемент И 9.

Умножитель работает следующим об 55 разом

На вход формировател: 1 поступает входной сигнал U имеющий период Тх.

При переходе через определенный уровень, например через U и возраста) нии входного сигнала на выходах формирователя 1 формируются короткие импульсы. Импульс с первого выхода формирователя 1 используется для ввода кода из суммирующего счетчика 2 в буферный регис rp 3, а импульс со рого ныхода — для установки суммиру

tgего счетчика 2 в нулевое состояние, При этом импульс на первом выходе формирователя 1 нырабатыв ается раньше, чем на втором выходе.

3а период Т„ входного сигнала U в счетчик 2 поступает N импульсов с выхода генератора 4 опорной частоты, период которых равен Т

N = TX,/То °

В начале следующего периода формирователь 1 вырабатывает импульсы на первом и втором выходах, Импульс с первого выхода формирователя записывает код N из счетчика 2 в регистр 3 и устанавливает в нуль сумматор

5, а импульс со второго выхода — уста- навливает в нулевое состояние счетчик

2, через элемент ИЛИ 6 поступает на нход записи информации вычитающего

1 счетчика 7 и заносит в него код из старших разрядов регистра 3, равный:

NÄ =(8/И)-(„ где и — коэффициент умножения частоты, а также поступает на вход усгановки

"единицы" старшего разряда сумматора 5, устанавливая тем самым в сумматоре 5 код, равный и/2.

После того как на счетный вход счетчика 7 поступит N> импульсов генератора 4, код в счетчике 7 равняется кулю, а на его выходе вырабатывается сигнал переполнения, Этот сигнал через элемент ЛЛИ б поступает на вход

:записи информации счетчика 7 и тем саьым снова заносит в чего код N èç регистра 3, и н а в ходе сумматора 5 при этом суммируется содержимое сумма тора 5 и младших разрядов регистра 3 °

Содержимое младших разрядов регистра 3 равно

N modnN4

Первый импульс на выходе счетчика

7 появляется через нремя t, равное

И4 То

После этого импульса код в сумматоре 5 будет

N = и/2 + И

Если при этом наступило переполнение сумматора 5, т.е. N и, -то вырабатынается сигнал на выходе переноса сумматора и на входах "j" и" К" триггера 8 две единицы, что приводит к перебросу .триггера 8 н противоположное состояние, в данном случае из. состояния 1 в состояние 0

При этом элемент И 9 закрынается ва время Т, т,е, пропускается один импульс генератора 4, Следующий импульс генератора 4 .проходит на вход синхронизации триггера 8, когда состояние входов j " и к соответственно 1 и 0 . Поэтому триггер 8 воэврацается в исходное состояние 1, и элемент И 9 открывается.

765818

Если переполнение сумматора 6 не наступило, т,е, N c n, то триггер

8 не меняет своего состояния и элемент И 9 не закрывается.

Так как в сумматоре 5 переносы не накапливаются, то в общем виде 5 можно записать:

Лсм1 = wodn(4+ И21) °

Находим с áùeå выражение для мэмен1 та появления i-ro выходного импульса. Для этого учитываем,что до появления i-ro выходного импульса умножителя частоты было пропущено число импульсов генератора 4, равное

Тогда t. КТ ъ J(>+

Точный момент появления 1-ro импульса равен (Т„/n) i. Погрешность . определения i-ro импульса равна т„. нт, („ д .= — - -= — -н т "т и 1-

n j n о a 2 ци

Э или

То и" к

Так .как ) = n N тог

1 2

l Н2 Г1 Ка.11 (3 Мадо -T (— i-1 — + — iö т — ь — 30

Так как дробн ая час ть числа н е превосходит единицы, то 35 (1

Д 1Е, (-Тyl<, ГРЯ ОткУДа к 2 Т

Таким образом, точность предлагаемого устройства в два раза выше, чем у прототипа. 40

Формула изобретения Умножитель частоты, содержащий генератор опорной частоты, входной формирователь, суммирующий счетчик, бу- 45 ферный регистр, вычитающий счетчик, элемент ИЛИ и элемент И, причем выход генератора опорной частоты соединен со счетным входом суммирующего счетчика и первым входом элемента И, выход которого соединен со счетным входом вычитающего счетчика, информационные выходы суммирующего счетчика соединены с соответствующими входами буферного регистра, группа выхс1дов старших разрядов буферного регистра соединена с группой информационных входов вычитающего счетчика, первый выход входного формирователя соединен с входом записи информации буферного регистра, второй выход — с входом установки нуля суммирующего счетчика и первым входом элемента ИЛИ, выход которого соединен с входом записи информации вычитающего счетчика, выход переполнения вычитающего счетчика соединен с выходной шиной устройств а и со вторым в ходом элемента ИЛИ, отличающийся тем,что, с целью повышения точности устройства, в него дополнительно введены j ê триггер и накапливающий сумматор, при этом группа входов накапливающего сумматора соединена с группой выходов младших разрядов буферного регистра, вход 3 3-к триггера соединен с шиной логической единицы, вход к — с выходом переноса нак апливающего сумматора, а вход синхронизации — с выходом генератора опорной частоты, выход

j ê триггера соединен со вторым входом элемента И,входы установки нуля и установки единицы старшего разряда накапливающего сумматора соед. нены соответственно с первым и вторым выходами входного формирователя, а вход управления в водом информации нак апливающего сумматора соединен с выходом переполнения вычитающего счетчика.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 346721, кл. Н 03 В 19/10, 1971, 2, Авторское свидетель ство ССср

Р 369672, кл. Н 03 В 19/10, 1971 (пр о тоти и ), 165818

Составитель Г. Плешев

Техред М.Рейвес Корректор Н. Стец

Редактор О, Стеиина

Заказ 6511/46 Тираж 751 . Подпи сное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1130350 Москва, З-35, Раушская наб., д, 4/5

Филиал ППП Патент r. Ужгород, ул. Проектная, 4