Преобразователь аналог-код

 

CoIo3 Советскик

Социалистических

Республик

«л766001 (61) Дополнительное к авт, свид-ву (22) Заявлено 1.1178 (21) 7680010/18-21 (51) М. К.

Н 0З К 1З/02 с присоединением заявки ¹

Государственный комитет

СССР ио делам изобретений и открытий (23) Приоритет

Опубликовано 230980 Бюллетень № З5

Дата опубликования описания 230980 (53) УДК 681. 325. (088.8) (72) Авторы изобретения

Т.М. Алиев, Д.И. Дамиров и A.Ì. Шекиханов

Азербайджанский институт нефти и химии им. М. Азизбекова (71) Заявитель (54 ) ПРЕОБ РАЗОВАТЕЛЬ АНАЛОГ-КОД (1-Е (с„.)(с (1-%(=с((1"-. "% ("

Предлагаемое изобретение относится к информационно-измерительной тех-, нике, которая занимается созданием быстродействующей и высокоточной аппаратуры для преобразования аналого- 5 вых величин в цифровой код.

Известен преобразователь напряжения в код, в котором увеличение точности аналого-цифрового преобразования обеспечивается за счет автомати- 10 ческой коррекции погрешностей, возникающих в процессе преобразования (lj., Известен так же преобразователь напряжения в код, содержащий двухпозиционный переключатель, аналого- 15 цифровой (AlgI) и цифроаналоговые (ЦАП) преобразователи, вычислительный блок, блок памяти, электронные ключи, блок управления, цифровую индикацию и регистрацию и связи между ними. 2()

Особенность данного устройства состоит в том, что оно реализует некоторый единичный повторяющийся процесс, при котором погрешности аналого-цифрового преобразования последовательно25 корректируются до уровня, определяющего заданную точность преобразования. .Измерительный .процесс сходится, если передаточная характеристика AIIII, .f(х) такова, что для всех х„. Е (х ;„ 3(3

2 х ) в рабочем диапазоне устройства

Tn&1L справ едлив о ус лов ие

Для скорости сходимости указанного итерационногО измерительного процесса справедливо соотношение: где х - цифровой эквивалент истинного, (без погрешностей) значения входной величины; коды, полученные в результате проведения соответственно .И- 1 и и итераций.

Разность (g х) есть ни что иное,. как величина абсолютной погрешности определения кода измеряемой величины на каждой итерации. Очевидно, что чем больше абсолютная погрешность преобразования, тем больше число ите,раций для достижения требуемой точнос, ти необходимо будет провести (2) .

7о6001

Недостатком этого преобразователя является низкое быстродействие при больших значениях погрешностей тракта аналого-цифрового преобразования.

Цель изобретения — повышение быстродействия и точности преобразования аналоговой величины.

Поставленная цель достигается тем, что в преобразователь аналог-код, содержащий переключатель, входы которого соединены соответственно с входной ши- о ной, с первым выходом блока управления и с выходом цифроаналогового преобразователя, а выход с первым входом аналого-цифрового преобразователя, второй вход которого соединен со вторым выходом блока управления, первый

-регистр памяти введены первый, второй и третий сумматоры, второй и третий регистры, множительный блок, делительный блок, причем выход аналого-цифрового преобразователя соединен с 20 первыми. входами первого регистра памяти и первого. сумматора, второй вход которого соединен с выходом первого регистра памяти, а выход с первыми входами множительного блока и делитель 75 ного блока, второй и третий вход которого соединены соответственно с третьим выходом блока управленйя и с выходом второго сумматора, а выход через множительный блок соединен с первым нходом третьего сумматора, второй вход которого соединен с первыми входами второго сумматора и третьего регистра памяти и с выходом второго регистра памяти, а выход со входом цифроаналогового преобразо35 вателя и с первым входом второго регистра памяти, второй вход которого соединен с четвертым выходом блока управления, пятый выход которого соединен со вторым входом первого регист- 40 ра памяти, а шестой выход со вторым входом третьего регистра памяти, выход которого соединен со вторым входом второго сумматора.

На чертеже представлена блок-схема 45 преобразователя аналог-код.

Схема содержит переключатель 1, аналого-цифровой преобразователь (АЦП) 2, первый 3, второй 4 и третий

5 регистры памяти, множительный блок б, делительный блок 7, первый 8, второй 9, третий 10 сумматоры, цифроаналогоный преобразователь .(ЦАП) 11 и блок 12 управления.

Устройство работает следующим образ+.

S5

В исходном состоянии преобр аз ов атель 2, регистры 3, 4 и 5 устанавливаются в нулевое положение, переключатель 1 — в такое положение, при котором преобразуемая величина подво- Щ дится ко входу преобразователя 2, а на выходе делительного блока 7 устанавливается код единицы.

С помощью преобразователя 2 производится аналого-цифровое преобразова- 5 ние входной величины х. Результат пре-. образования, выраженный в определен",. ном коде Чо и названный нами кодом нулевого приближения, через сумматоры 8 и 10, а также множительный блок б вводится преобразователем 11 и затем переписывается н регистр 4 памя.ти, после чего 3 записывается также н регистр 3. Иэ регистра 4 код переписывается далее в регистр 5 памяти.

Передаточная характеристика цифроаналогового преобразователя 11 выбрана такой, что образующаяся в результате аналогового преобразования на его выходе однородная с х аналоговая величина с заданной степенью точности равна воздействующему на ЦАП коду.

Во втором такте переключатель 1 переводится в положение, при котором выход ЦАП подключается ко входу АЦП.

Производится аналого-цифровое преобразование сигнала ЦАП, равного как уже указывалось коду Уо . Результат аналого-цифрового преобразования (Ч ) алгебраически складываясь с кодом 9 в сумматорах 8 и далее 10, образует код Ч первого приближения.

Полученный на выходе сумматора 10 код

Ч вводится сначала в ЦАП, а затем переписывается в регистр 4 памяти.

Результат же g (3o ) аналого-цифрового преобразования выходной величины

ЦАП с выхода АЦП переписывается в регистр 3 памяти.

После установления на выходе ЦАП

ll новой величины, соответствующей коду первогО приближения Ч„, в третьем такте, производится аналого-цифровое преобразование. Результат преобразования У (q< ) суммируется н сумматоре 8 с хранящимися в регистре 3 результатом т(Ч ) . Разность ff (3p) - К(Ч ) ) с выхода сумматора 8 поступает на вход . блока 7. На другой его вход (вход числа-делимого) с выхода сумматора 9 поступает разность (Ч 7 — Ч ) кодов, храня цихся соответственно н регистрах 5 и 4 памяти. В результате обработки указанных разностей, на выходе блока

7 вместо кода единиим устанавливается код, равный отношению

i m 7-тЬ 7

В следующем такте переключатель 1 вновь подключает преобразуемую неличину х ко входу АЦП. Результат ее аналого-цифрового преобразования 3e суммируется в сумматоре 8 с хранящимся в регистре 3 кодом g()q ). Разность (g(g,) — Ч 1 далее н блоке б умножается на отношение -- †" — — . Pe7o)- 7 (Ч 7 1 эультат алгебраического суммирования с помощью сумматора 10 полученного произведения в блоке 6 с кодом Ч„, хранящимся в регистре 4, составляет код ) второго приближения.

Процесс коррекции может быть продолжен для получения третьего результата приближения по данным Чд и Ч . Лля этого код (3o) предыдуще766001

15 (2)

50

ro приближения отбрасывается. То есть иэ регистра 4 переписывается в регистр 5 (вместо )o ) . Код Ч, полученный на выходе сумматора 10, вводится в ЦАП и затем переписывается в регистр 4 (вместо Ч ) . Результат преобразования в код нового сигнала ЦАП (Ч ) сначала участвует в определении нового Отношения — I ° -т т1- ч*

t после чего переписнвеется в регистр

3 (вместо Ю (Ч ) . Вновь определяется код Чо(х преобразуется в код) и результат третьего приближения находят далее как:

Действуя аналогичным образом результат нового H+ 1 приближения получаемый на выходе сумматора 10, определяется по следующей рекуррентной формуле:

Чи-1 и

" à "и щя,т-р чяФ"и " 1.

Если к правой части добавить и отнять х, где х - цифровой эквивалент истинного (без погрешностей значения преобразуемой величины и проводя некоторые преобразования можно получить

t л ()

Чи+1-" - g " (g) "и-"

Учитывая значения t и t, перепишем последнее выражение в виде

g«() ь в $,618 х(= () Ч 1 Выпишем выражение (1), характери- 45 зующее скорость сходимости (или быстродействия) прототипа в видег

Показатель степени при разности (Чи- ) определяет скорость сходимости . итерационного процесса. Более высокой скоростью сходимости обладает тот итерационный процесс, у которого этот показатель степени выше.

Выражения (3) и (4) есть выражения, характеризующие скорости сходимости заявляемого устройства и прототипа. При этом итерационный процесс, 60 характеризующийся соотношением (4) и реализуемый известным устройством, обладает линейной сходимостью, так как укаэанный показатель степени при

;разности (> — х) равен 1. Для пред- 65 лагаемого устройства этот показатель лучше (1,618), и следовательно, предлагаемое устройство обладает значительно большим быстродействием.

Следует отметить, что для частного случая, когда функция преобразования АЦП f.(х) линейная (то есть могут иметь место только аддитив,ная и мультипликативная погрешности) предлагаемое устройство в отличие от известного во всех случаях скорректирует эти погрешности за одну итерацию. То есть результат первого же приближения в предлагаемом устройстве свободен от погрешностей АЦП.

Формула. (изобретения

Преобразователь аналог-код, содер» жащий переключатель, входы которого соединенные соответственно с входной шиной, с первым выходом блока управления и с выходом цифро-аналогового преобразователя, а (выход с первым входом аналого-цифрового преобразователя, второй вход которого соединен со вторым выходом блока управления, первый регистр памяти отличающийся тем, что, с целью повышения быстродействия и точности преобразования аналоговой величины введены первый, второй и третий сумматоры, второй и третий регистры, множительный блок, делительный блок, причем выход аналогоцифрового преобразователя соединен с первыми входами первого регистра памяти и первого сумматора, второй вход которого соединен с выходом первого регистра памяти, а выход с первыми входами множительного блока и делительного блока, второй и третий вход которого соединен соответственно с

Третьим выходом блока управления и с выходом второго сумматора, а выход через множительный блок соединен с первым входом третьего сумматора, второй вход которого соединен с первыми входами второго сумматора н третьего регистра памяти и с выходом второго регистра памяти а выход со входоМ цифроаналогового преобразователя и с первым входом второго регистра памяти, второй вход которого соединен с четвертым выходом блока управления, пятый выход которого соединен со вторым входом первого регистра памяти, а шестой выход со вторым входом третьего регистра памяти, выход которого соединен со вторым входом второго сумматора. Источники информации, принятые во вйимание при экспертизе

1. Алиев T.Н. и др. Автоматическая коррекция погрешностей цифровых измерительных приборов, И., Энергия, 1975.

2. Авторское свидетельство СССР

9 219290, кл. Н 03 К 13/02, 03.01.67.

766001

Составитель Л.Беляева

Техред A,Ач Корректор Н.Стец

Редактор Т.Киселева

Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская, наб., д. 4/5

Заказ 6930/20

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4