Устройство для управления тиристорным однофазным инвертором

 

ОП ИКАНИЕ

ЙЗОБРЕТЕЫИЯ

К ÀÂÕÎÐÑÌÎÈÓ СВИДЕТЕИЬСТВУ

Союз Советскик

Соцналистическнк

Республик

< 771850

{61) Дополни; ельное к авт. свмд-ву (22) Заявлено 030778 (21) 2640024/24-07 с присоединением заявки ¹

f 23) Г1риоритет

Опубликовано 15.1080. Бизллете>b № 38

Дата опубликования описания 151030 (51)м кл

Н 02 Р 13/18

Государствеииый комитет

СССР оо ледам изобретеииИ и открытий (53) УДК 621. 316..727(088.8) (72) Авторы изобретения

3.Н. Гречко и Н.И. Безгачин (71) Заявитель

Институт электродинамики AH Украинской CCP (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ THPHCTOPHblM

ОДНОФАЗНЫМ ИНВЕРТОРОМ

Изобретение относится к области электротехники и может быть использовано в регулируемых вторичных источниках питания с синусоидальным выходньпа напряжением, в частности 5 относится к автономным тиристорным инверторам, формирующим кривую выходноГо напряжения путем амплитудноимпульсной модуляции (АИМ) за счет коммутации вторичных обмоток транс- 10 форматора.

Известно устройство для управления инвертором 11), сбдержащЕе задающий генератор, ждущие генераторы постоянной скважности, дифференци- 15 рующие цепочки, схемы совпадения и счетный триггер. Это устройство формирует выходное напряжение путем ступенчатой аппроксимации заданной кривой с заданным числом ступеней. 20

К недостаткам этого устройства следует отнести невозможность регулирования ширины импульсов формируемых ступеней напряжения.

Наиболее близким по технической 25 сущности к данному изобретению является устройство для управления однофазным тиристорным инвертором (2) содержащее задающий генератор, триггер, элементы задержки, регулятор длнтель- 30

2 ности импульсов, пересчетный блок, элементы совпадения и формирователи им" пульсов управления тиристорами. При этом четыре дополнительные элемента совпадения, управляемые от ячеек пересчетного блока, от регулятора длительности импульсов и от датчиков тока в силовой цепи, в моменты времени, когда из-эа активно-индуктивного характера нагрузки задерживается включение какого-либо тиристора коммутатора, вырабатывают импульс на включение следующего тиристора коммутатора, который выключает предыдущий тиристор и создает путь току самоиндукции нагрузки. В моменты времени, когда на нагрузке формируется нулевое напряжение, система управления формирует управляющие импульсы на тиристоры предварительного инвертора, которые отключают первичную обмотку трнасформатора от источника питания и закорачивают ее в обоих направлениях. Тем самым энергия,запасенная в нагрузке, рассеивается в самой нагрузке.

Недостатком такого устройства являются ограниченные функциональные возможности, 771850

Цель изобретения — расширение функциональных возможностей устройства и улучшение гармонического спектра выходного напряжения.

Цель достигается тем, что предлагаемое устройство для управления однофазным инвертором снабжено блоксм коррекции, состоящим из элемента ИЛИ, четырех элементов И и триггера, блок управления предварительным инвертором дополнительно снабжен триггером и четырьмя элементами совпадения, пересчетный блок дополнительно снабжен двумя ячейками пересчета, причем одна из укаэанных ячеек пересчета включена между первой и десятой ячейками пересчета, вторая — между пятой и шестой ячейками пересчета, вход пересчетного блока подключен к выходу второго элемента задержки,прямой и инверсный выходы триггеров блока управления предварительный инвертором подключены соответственно к первым выходам элементов совпадения блока управления предварительным инвертором, вторые входы первого и второго элементов совпадения указанного блока подключены к выходу первого элемента задержки, вторые входы третьего и четвертого элементов совпадения указанного блока подключены к выходу второго элемента задержки, выход задающего генератора и выход регулятора длительности импульсов подключены к выводам для подключения коммутирующих тиристоров и соответственно ко входам первого и второго триггеров блока управления предварительным инвертором соответственно через первый и второй, элементы И блока коррекции, второй вход первого элемента И блока коррекции соединен с Выходом элемента ИЛИ, второй вход второго элемента И блока коррекции соединен с выходом триггера упомянутого блока коррекции, два входа которого подключены к выходам третьего и четвертого элементов И блока коррекции, первые входы которых соединены с выходом элемента ИЛИ блока коррекции, вторые их входы соединены с выходом первого элемента задержки, а входы элемента ИЛИ подключены к выходам дополнительных ячеек пересчета.

Такое выполнение устройства позволяет расширить его функциональные возможности и существенно улучшить гармонический состав выходного напряжения инвертора без усложнения его силовой схемы.

На фиг. 1 приведена блок-схема устройства, на фиг. 2 — диаграмма его работы; на фиг. 3 — силовая схема инвертора.

Устройство для управления тиристорным однофазным инвертором содержит эадакщий генератор 1, к выходу которого последовательно подсоединены первый элемент задержки 2, регу,лятор длительности импульсов 3, второй элемент задержки 4 и пересчетиый блок 5, к выходам которого подсоединены вторые входы основных элементов совпадения б, первые входы которых соединены с выходом регулятора 3, и вторые входы дополнительных элементов совпадения 7, первые входы которых соединены с выходами 8, 9, 10,11 усилителей 12 и 13, связанных с датl0 чиками тока 14, 15 в силовой цепи (см. фиг. 3), а третьи — со вторым выходом регулятора 3, выходы дополнительных ячеек 5 H 5 пересчетноI II

ro блока 5 подключены ко входам элемента ИЛИ 16 блока коррекции 17, в состав которого входят также четыре элемента И 18, 19, 20, 21 и триггер 22.

Блок управления предварительным инвертором 23 содержит триггеры 24, 25 и четыре элемента И 26, 27, 28 и 29, при этом входы триггеров 24 и

25 подключены соответственно к выходам элементов И 18, 19 блока коррекции 17, а выходы соответственно к первым входам элементов И 26, 27,28 и 29, вторые входы которых соединены соответственно с выходом элементов

2, 4.

Силовая схема инвертора приведена на фиг. 3 и состоит из предварительного мостового инвертора, собранного на тиристорах 30, 31, 32, 33 и диодах, к выходным зажимам которого подключена первичная обмотка промежуточного трансформатора, имеющего секционированную вторичную обмотку. Каждый из трех отводов секционированной вторичной обмотки соединен с выходным зажимом через пары встречно-парал4О лельно включенных тиристоров 34-35, 36-37, 38-39 и датчики тока 14, 15, сигналы которых поступают на усилители 12, 13, каждый из которых имеет по два (прямой и инверсный) выхо4 да 8, 9 и 10, 11. Коммутирующими тиристорами в силовой схеме являются тиристоры 40, 41.

Устройство работает следующим образом.

gp Задающий генератор 1 генерирует последовательность импульсов (фиг.2а), которая поступает на прямой вход элемента И 18 блока коррекции и на элемент задержки 2. Сигнал с выхода элемента 2 (фиг. 2б) поступает на инверсные входы элементов И 26, 27, 28, 29 управления предварительным инвертором 23. При этом, если на инверсном входе элемента И 18 отсутствует сигнал запрета (фиг. 2e), то с

60 выходов элементов И блока управления предварительным инвертором 23, подключенных к триггеру 24, поступают широкие импульсы в цепи управления ти ристорами 30 и 31, а с выхода эле65 мента И 18 — короткие импульсы в це771850

35 пи управления коммутирующим тиристором 40 (фиг. 2к,л,а). При этом передний фронт импульсов управления тиристорами 30 и 31 формируется по заднему фронту импульсов элемента 2, а задний фронт по переднему фронту импульсов элемента 4. Импульсы на коммутирующий тиристор 40 формируются по переднему фронту импульсов элемента 2. Ширина импульсов элемента

2 выбирается не меньшей времени восстановления управляющих свойств тиристоров 30, 31, 32, 33. Таким образом исключается возможность короткого замыкания источника одновременно включенным тиристорами 30, 31.

По заднему фронту импульсов элемента 2 формируются импульсы регулятора длительности импульсов регулятора 3 (фиг. 2в), которые поступают на второй элемент задержки 4, выход которого связан инверсными входами элементов И блока управления предварительным инвертором 23, подключенных к триггеру 25. При этом, если на инверсном входе элемента И 19 блока коррекции отсутствует сигнал запрета (фиг. 2ж), то на цепи управления тиристорами 32 и ЗЗ поступают импульсы управления, аналогичные импульсам, поступающим на тиристоры

30 и 31 (а на тиристор 4 1 аналогичные импульсам на тиристоре 40), только сдвинутые относительно последних на время, определяемое шириной импульсов регулятора 3 (фиг. 2м, н,и).

Ширина импульсов напряжения на выходе предварительного инвертора таким образом определяется шириной импуль.сов на выходе регулятора 3.

Достоинством такого способа формирования выходного напряжения предварительного инвертора является то, что в моменты времени, когда на выходе предварительного инвертора в целом формируется нулевая ступень напряжения (фиг. 2о,п), то первичная обмотка промежуточного трансформатора тиристорами 30, 32 или 31,33 отключается от источника питания, а тиристорами 31, 33 и соответствующими диодами или тиристорами 30, 32 и соответствующими диодами закорачивается в обоих направлениях (фиг. 3).Тем самым предотвращается обмен энергией между источником и нагрузкой и формируется нулевое напряжение на нагрузке в укаэанные моменты времени, что повышает коэффициент мощности инвертора в целом и облегчает работу тиристорного коммутатора 34-39 при работе на активно-индуктивную нагрузку

Тиристорный коммутатор работает следующим образом.

Под воздействием импульсов, поступающих с выхода элемента 4 на вход пересчетного блока 5, на выходах последнего Формируются широкие импуль5

35 I

d0

á5 сы (на фиг. 2д), которые поступают на вторые входы основных элементов совладения. При этом на выходах основных элементов совпадения 6 формируются широкие импульсы управления тиристорами коммутатора 34-39, ширина которых определяется длительностью импульсов регулятора 3, а на нагрузке формируется напряжение (фиг. 2п).

Вспомогательный элемент совпадения 7 формирует короткие импульсы запуска следующего тиристора коммутатора в том случае, если направление тока нагрузки и напряжения на нагрузке не совпадают по знаку,чем достигается независимость формы напряжения на нагрузке от параметров нагрузки.

Особенностью данного устройства является то, что оно позволяет формировать на выходе амплитудно-импульсно модулированное напряжение с нулевыми ступенями. С этой целью в пересчетный блок 5 введены дополнительные ячейки 5 и 5, выходными сигна1 Н лами которых управляется блок коррекции 17. Введение в пересчетный блок

5 дополнительных элементов обеспечивает "пустые" тактовые интервалы (нулевые ступени) напряжения на нагрузке (фиг. 2д, и), так как с них сигнал не поступает на управление тиристорами коммутатора. Однако для формирования нулевых ступеней напряжения этого недостаточно. Необходимо на это время отключить от источника первичную обмотку и закоротить ее в обоих направлениях. Для этой цели введен блок коррекции 17, который управляет работой блока управления предварительным инвертором 23.

Рассмотрим влияние блока коррекции на работу инвертора при формировании нулевых ступеней выходного напряжения.

Импульсы, поступающие с выхода элемента 4 на вход пересчетного блока 5, приводит к последовательному появлению на ее выходах широких импульсов напряжения (фиг. 2д), которые поступают на входы основных и дополнительных элементов совпадения б и

7. Выходы ячеек 5 и 5 подключены ко

1 tt входам элемента ИЛИ 16, выход которого подключен к инверсному входу элемента И 18. Поэтому когда включена, например, ячейка 5, то имеется ! напряжение (фиг. 2е) на инверсном входе элемента И 18, и импульс.с выхода генератора 1 не проходит на триггер 24„ который останется в прежнем положении. При этом на тиристор

30 поступает импульс управления удвоенной длительности (фиг. 2к),в цепи управления тиристором 3 формируется пауза удвоенной длительности (фиг.2л), а на коммутирующий тиристор 40 не подается короткий импульс управления

4>иг. 2а) .

771850

Сигнал на инверсный вход элемента

19 подается с выхода ЙС -триггера

22, два входа которого подсоединены к выходам элементов 20, 21. Если нет сигнала на выходе элемента ИЛИ 16, то первым же импульсом с выхода элемента 2 триггер 22 будет приведен в состояние, при котором на его прямом выходе будет нулевое напряжение. В противоположное состояние триггер 22 перейдет лишь при одновременном воздействии сигнала с элементов 16 и 2.

Импульсы напряжения на выходе триггера 22 показаны на фиг. 2ж. Эти импульсы оказываются сдвинутыми относительно импульсов, следующих с выхоtl дов ячеек 5 и 5, на время, равное разности между периодом импульсов задающего генератора и длительностью импульсов регулятора 3. Такой сдвиг необходим для того, чтобы не пропустить импульс с выхода регулятора

3, поступающий сразу после окончания импульса на выходе ячеек 5 и 5 на вход т-риггера 25. Поэтому вслед за окончанием импульса, например, на

I ячейке 5 на выходе триггера 22 и соответственно на инверсном входе элемента 19 имеем единичное напряжение (фиг. 2ж), поэтому импульс,формируемый в данный момент времени по заднему фронту регулятора 3, не пройдет на вход триггера 25 и он останется в прежнем положении. При этом на тиристор 32 поступит импульс. управления удвоенной длительности (фиг. 2м), в цепи управления тиристором 33 формируется пауза удвоенной длительности (фиг. 2н), а на коммутирующий тиристор 41 подается короткий импульс управления (фиг. 2и).

На выходе предварительного инвертора формируется напряжение, показанное на фиг. 2о, а на нагрузке напряжение, показанное на фиг. 2п.

Таким образом, предлагаемое устройство обладает всеми достоинствами прототипа, имеет перед последним существенное преимущество, так как позволяет без усложнения силовой схемы инвертора путем формирования нулевых ступеней получать на нагрузке напря.— жение, имеющее существенно лучший гармонический состав.

Формула изобретения

Устройство для управления тиристорным однофазным инвертором, содержащее задающий генератор, к выходу которого последовательно подсоединены первый элемент задержки, регулятор длительности импульсов и второй элемент задержки, блок управления предварительным инвертором, содержащий триггер, пересчетный блок, состоящий иэ ячеек пересчета, основные и дополнительные элементы совпадения, пр@ этом вторые входы основных элементов совпадения подключены к соответствующим выходам пересчетного блока, первые их входы подключены к выходу регулятора длительности импульсов, первые входы дополнительных элементов совпадения соединены с выходами датчиков направления тока нагрузки, вторые их входы подключены соответственно к выходам первого, второго, шестого и седьмого элементов пересчетного блока, а третьи входы подключены ко входу второго элемента задержки, о т л и ч а ю— щ е е с я тем, что, с целью расширения функциональных возможностей,оно снабжено блоком коррекции, состоящим

15 из элемента ИЛИ, четырех элементов

И и триггера, блок управления предварительным инвертором дополнительно снабжен триггером и четырьмя элементами совпадения, пересчетный блок

2О дополнительно снабжен двумя ячейками пересчета, причем одна из указанных ячеек пересчета включена между первой и десятой ячейками пересчета, вторая — между пятой и шестой ячейками пересчета, вход пересчетного блока подключен к выходу второго элемента задержки, прямой и инверсный выходы триггеров блока управления предварительным инвертором подключены соответственно к первым выходам элементов совпадения блока управления предварительным инвертором, вторые входы первого и второго элементов совпадения указанного блока подключены к выходу первого элемента задержки, вторые входы третьего и четвертого элементов совпадения указанного блока подключены к выходу второго элемента задержки, выход задающего генератора и выход регуляЩ тора длительности импульсов подключены к выводам для подключения коммутирующих тиристоров и соответственно ко входам первого и второго триггеров блока управления предварительным инвертором соответственно через первый и вторОй элементы И блока коррекции, второй вход первого элемента И блока коррекции соединен с выходом элемента ИЛИ, второй вход второго элемента И блока коррекции соединен с выходом триггера упомянутого блока коррекции, два входа которого подключены к выходам третьего и четвертого элементов И блока коррекции, первые входы которых соединены с выходом элемента ИЛИ блока коррекции, вторые их входы соединены с выходом первого элемента задержки, а входы элемента

ИЛИ подключены к выходам дополнительных ячеек пересчета.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 559355, кл. Н 02 P 13/18, 1975.

2. Авторское свидетельство СССР

517133, кл. Н 02 Р 13/18, 1974.

/Р 1!

Составитель 0. Парбенова

Редактор Н, Каменская Техред Н .Ковалева Корректор С. Щомак

Заказ 6717/70 Тираж 783 Подписное

ВНИИПИ Государственного комитета СССР но делам изобретений и открытий

113035, Москва, ? -35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, уЛ. Проектная, 4