Цифровой частотомер

 

Союз Советских

Социалистических

Республик (и>773512

-г (6! ) Дополнительное к авт. сеид-ву (22) Заявлено2Я1278 (21) 2724784/18-21 с присоединением заявки ¹ (23) Приоритет

Опубликовано 23,10.80.,Бюллетень ¹ 39

Дата опубликования описания 23,1080 (5!)ф . )(л.

G 01 R 23/02

Государственный комитет

СССР по делам изобретений и открытий (5З) НЖ б21.317.

7б2 (088 8) (72) Авторы изобретения

И,А,Липатова, B,М,Осипов и Г.A,Ñïoäàðöåâ (71) Заявитель (54) ЦИФРОВОЙ ЧАСТОТОМЕР

Изобретение относится к электроизмерительной технике и может быть использовано в устройствах для непрерывного контроля частоты или периода измеряемого сигнала. 5

Известны цифровые частотомеры и измерители периодов частоты,. содержащие входной формирователь, счетчик количества периодов измеряемой частоты, формирователь 10 времени счета, временной селектор., счетчик импульсов, регистр памяти, узел индикации, генератор импульсов эталонной частоты, формирователи сиг-, налов пеРеписи в резистр памяти и 15 сброса в исходное состояние счетчика импульсов и счетчика количества периодов измеряемой частоты (1 .

Недостатком этих частотомеров и измерителей периодов является индикация20 информации предыдущего измерения при отключении входной частоты, что может

Йривести к считыванию ложной информации, к аварийной ситуации. при использовании частотомера, например для,, 25 контроля качества вырабатываемой электроэнергии, и в составе систем регулирования и поддержания вырабатываемой энергосистемой мощности на заданномуровне.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее входной формирователь, счетчик количества периодов1 формирователь времени счета, временной селектор, регистр памяти, узел индикации, блок з адержки, формирователь сигнала сброса и счетчик импульсов (21 °

Недостаток известного устройстванизкая точность измерения.

Цель изобретения - повыыение точности измерения.

Цель достигается тем, что в цифровой частотомер, содержащий последовательно соединенные входной формирователь счетчик количест ва периодов, формирователь времени счета, временной селектор, регистр памяти и зел индикации, последовательно соединенные блок задержки, формирователь сигнала сброса и счетчик импульсов, выход которого подключен к второму входу регистра памяти, первый вход которо. — . го соединен с входом блока задержки, а также генератор эталонной частоты, выход которого подключен к второму входу временного селектора, и формирователь сигнала, вход которого соединен с первым входом временного

773512 селектора,а второй вход счетчика ко-. личества периодов подключен к входу счетчика импульсов, . введены последовательно соединенные блок интеграции, элемент Н и элемент ИЛИ, выход которого подключен к входу блока задержки, при этом вход блока интеграции соединен с выходом входного формирователя, второй вход элемента И подключен к. выходу генератора эталонной частоты, а второй вход элемента

ИЛИ соединен с выходом формировате- tQ ля сигнала.

На чертеже изображена схема устройства.

Устройство содержит входной формирователь 1, счетчик 2 количества периодов, формирователь 3 времени счета, временной селектор 4, счетчик 5 импульсов,. регистр 6 памяти, блок 7 индикации, генератор 8 импульсов эталонной частоты Формиро" щ вателя 9 сигнала, элемент 10 ИЛИ, блок 11 интеграции, элемент 12 И, блок 13 задержки и формирователь 14 сигнала сброса, Устройство работает следующим об разом, Сигнал измеряемой" частоты 1э, поступает на входной формирователь 1., с выхода которого поступает на счетчик

2 количества периодов измеряемой частоты, затем на формироэатель 3 вре-3О мени счета, который выделяет интервал равный одному или нескольким периодам измеряемого сигнала. Одновре-. менно сигнал с выхода входного формиро вателя 1 подается на вход интегри- 35 рующего блока 11, время интегрирования которого определяется значением наименьшей частоты измеряемого сиг. 1

Пока %э Н на выходе интегрирую- 4п щей схемы поддерживается логический О, запрещающий прохождение сигналов с генератора 8 импульсов эталонной частоты на вход элемента 10 ИЛИ.

Импульсы с генератора 8 импульсов эталонной частоты проходят через временной селектор 4 на счетчик 5 импуль сов. По окончании времени счета сигнал переписи с формирователя 9 через элемент 10 ИЛИ поступает на регистр

6 памяти и блок 13 задержки, определяющий время задержки формирования сигнала сброса формирователем 14.

Счетчик 5 импульсов и счетчик 2 количества.периодов измеряемой частоты устанавливается, в исходное состояние, 55 начинается следующий отсчет. В регистре 6 памяти хранится результат измерения до поступления следующего сигнала переписи, а блок 7 индикации индицнрует это значение.

Если Хэ становится меньше Х„на выходе блока 11 устанавливается логическая 1, разрешая прохождение через элемент 12 И и элемент 10 ИЛИ имоу льсов эталонной частоты на. вход цепи переписи регистра памяти и через блок 13 задержки на формирователь

14 сброса. В блоке 7 индикации индицируется исходное состояние счетчика.

Использование предлагаемого частотомера позволяет исключить считывание ложной информации и. своевременно обнаружить аварийную ситуацию при отключении входной частоты или уменьшении ниже допустимого предела при использовании его для контроля промышленной частоты.

Формула изобретения

Цифровой частотомер, содержащий последовательно соединенные входной формирователь, счетчик количества периодов, формирователь времени сче- о та, временной селектор, регистр памяти и узел индикации, последовательно соединенные блок задержки, формирователь сигнала сброса и счетчик импульсов, выход которого подключен к второму входу регистра памяти,.первый вход которого соединен с входом блока задержки, а также генератор эталонной частоты, выход которого подключен.к второму входу временного селектора, и формирователь сигнала, вход которого соединен с . первым входом временного селектора, а второй вход счетчика количества периодов подключен к .входу счетчика импульсов, отличающийся тем, что, с целью повышения точности измерения, в него введены последовательно соединенные блок интеграции, элемент И и элемент ИЛИ, выход которого подключен к входу блока задержки, при этом вход блока интеграции соединен с выходом входного ц>ормирователя, второй вход, элемен-. та И подключен к выходу генератора эталонной частоты, а второй вход элемента ИЛИ соединен с выходом формирователя сигнала, Источники информации, принятые во внимание при экспертизе

1 ° Авторское свидетельство СССР

В 467287, кл, 0 01 R 23/02, 1978, 2, Техническое описание к часто-. томеру ЧЗ вЂ” 38.

773512

Заказ 7493/56 Тираж 10 19

ВНИИПИ Государственного кове тета СССР по делам изобретений и открытий ..

113035, Москва, Ж-35, Раушская наб., д, 4/5

Подписное

Филиал ППП Патент, r. Ужгород, ул, Проектная, 4

Сост авит ель, Л. Воронин а

Редактор М,Недолуженко Техред Н. Ковалева Корректор СЛомак