Синтезатор речевых сигналов

 

О П И С А Н И Е (п)777674

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Реснублик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву— (22) Заявлено 06.02.79 (21) 2721192/18-10 (51)М.Кл. g 10 1. 1100 с присоединением заявки— (23) Приоритет— (43) Опубликовано 07.1,1.80. Бюллетень ¹ 41 (53) УДК 681.844

i (088.8) (45) Дата опубликования описания 04.01.81

Государственный комитет ло делам изобретений и открытий (72) Автор изобр егери я

С, Д. Лосев (71) Заявитель (54) СИНТЕЗАТОР РЕЧЕВЫХ СИГНАЛОВ

Изобретение относится к приборостроению и может быть использовано, например, в вокодерной технике.

:Известно устройство для синтезирование речевых сигналов, в котором для анализа и синтеза речи используются коэффициенты предсказания (il).

К погрешностям этого устройства следует отнести потенциальную неустойчивость анализируемого фильтра и необходимую величину разрядной сетки специализированного вычислителя.

Наиболее близким к изобретению по своей технической сущности является синтезатор речевых сигналов, содержащий выходную шину, умножитель, первый вход которого соединен с шиной весовой функции, второй вход — с выходом первого мультиплексора, а выход — с первым входом сумматора, подключенного выходом к входу первого оперативного запоминающего устройства, а также блок управления, подключенный выходами к управляющим входам сумматора, первого и второго мультиплексоров и двух оперативных запоминающих устройств (2).

Цель изобретения заключается в повышении достоверности синтезирования речевых сигналов.

Достигается это за счет снабжения устройства буферным регистром и третьим мультиплексором, причем первые входы второго и третьего мультиплексоров соединены с выходом сумматора, второй вход которого соединен с выходом буферного регистра и с выходной шиной, выход третьего мультиплексора через второе оперативное запоминающее устройство соединен

10 с первым входом первого мультиплексора и с вторым входом второго мультиплексора, соединенного выходом с входом буферного регистра, второй вход третьего мультиплексора соединен с выходом перво15 го оперативного запоминающего устройства и с вторым входом первого мультиплексора, а управляющие входы буферного регистра и третьего мультиплексора соединены с соответствующими выходами блока уп20 равления.

На фиг. 1 приведена структурная схема описываемого устройства; на фиг. 2— граф синтеза; на фиг. 3 — временная диаграмма работы устройства.

25 Устройство содержит умножитель 1, сумматор 2, мультиплексоры 8, 4 и 5, буферный регистр б, оперативные запоминающие устройства 7, 8 и блок управления

9.,Выходы блока управления 9 подключены

З0 к управляющим входам всех вышеназван777674 ных блоков 1 — 8. Один вход умножителя 1 подключен к выходу мультиплексора 8, другой вход умножителя соединен с шиной весовой функции. Выход умножителя 1 подключен к одному входу сумматора 2, другой вход которого через буферный регистр

6 подключен к выходу мультиплексора 4, один из входов которого является входом синтезатора.

Выход сумматора 2 подключен к одному входу мультиплексора 4, к одному входу мультиплексора 5 и к одному входу оперативного запоминающего устройства 7, выход которого подключен к одному входу мультиплексора 5 и к одному входу мультиплексора 8. Выход мультиплексора 5 подключен в одному входу оперативного запоминающего устройства 8, выход которого подключен к одному входу мультиплексора 4 и к одному входу мультиплексора 8.

Выходом устройства является выход буферного регистра б.

Устройство работает следующим образом. Для выполнения необходимых операций устройство работает в двух режимах.

В первом режиме устройство, выполняя вычисления, обусловленные верхней ветвью графа (см. фиг. 2) на основе заданных сигнала возбуждения «е», весовых коэффициентов W,— W„è величин, имеющихся в памяти фильтра, вычисляет выборки или отсчеты речевого колебания. iBo втором режиме устройство производит вычисления, обусловленные нижней ветвью графа на основе результатов, полученных в первом режиме и весовых коэффициентов à — W „.

Граф синтезирующего фильтра содержит

«Р» одинаковых ступеней и устройство последовательно выполняет одинаковые арифметические операции для каждой ступени. .В соответствии с графом можно написать следующие уравнения:

Sv —: — — Лл-< Wv i+ Sк (10)

1

Хм- — — — 8к- W,ж — -, -Х,л > (1о) где Sar — остаток «вперед»;

Хл — остаток «назад»;

Wz — весовая функция;

1V — номер ступени.

Уравнение (1 а) соответствует операции первого режима, уравнение (1 б) — операции второго режима.

Для выполнения операций одной ступени в первом режиме необходимо три такта (см. фиг. 3). В первом такте умножитель 1 вычисляет произведение X v; Кд i, причем на соответствующий вход умножителя

1 поступает величина W v i, а на другой вход умножителя — величина Хр,«> из памяти фильтра оперативно запоминающего устройства 8, Для этого мультиплексор 8 в течение первого режима через соответст5

60 но запоминающего устройства 8 к другому входу умножителя,1, .Вычисленное произведение подается на соответствующий вход сумматора 2. На другой вход сумматора 2 при выполнении операций 1-ой ступени подается сигнал возбуждения из буферного регистра б через соответствующий вход мультиплексора 4. Для этого мультиплексор 4 в течение выполнения операций 1-ой ступени находится в 1-ом положении, а далее переключается во 2-ое положение для подачи на упомянутый вход сумматора 2 через буферный регистр б величины Sx.

Величина суммы Xp, . W,р +$д, вычисленная в течение 2-го такта, в 3-ем такте записывается в буферный регистр 6 и в память фильтра оперативного запоминающего устройства 7. После окончания вычислений последней р-ой ступени в буферном регистре 6 записывается величина синтезированного речевого отсчета.

Во 2-ом режиме устройство производит вычисления в соответствии с уравнением (1 б). Для этого на один вход умножителя

1 подается величина коэффициента W, >, а на другой вход умножителя подается величина Sp, ., вычисленная в 1-ом режиме, из оперативного запоминающего устройства 7 через вход мультиплексора 8.

Для этого мультиплексор 8 переключается во 2-ое положение, с началом 2-го режима умножение происходит в течение первого такта. Также в течение 1-го такта из памяти фильтра оперативного запоминающего устройства 8 извлекается величина Хд и записывается в буферный регистр б. Для этого мультиплексор 4 переключается в 3-е положение с началом 2-го режима.,В течение 2-ro такта производится вычитание из величины Хд ., поданной на вход сумматора 2, величины произведения

5 > W, поданной на другой сум-вход матора 2.

Для этого сумматор 2 управляющим сигналом с началом .2-го режима переходит в режим вычитания. iB течение 3-го такта величина разности записывается в оперативное запоминающее устройство 8 по входу мультиплексора 5, при этом мультиплексор 5 находится в 1-ом положении..После окончания вычислений р-ой ступени для реализации операции задержки Z- (Z =

= е — ) синтезированной речевой выборки величина So извлекается из оперативного запоминающего устройства 7 и переписывается в оперативное запоминающее устройство i8 через мультиплексор 5 по соответствующему входу. Для этого мультиплексор 5 переключается во 2-ое положение на время перезаписи.

Для функционирования устройства из блока управления 9 подаются управляющие сигналы на сумматор 2 — для управления суммированием — вычитанием, в бу777674 точных Яд i и выходной Sz величин в течение,3-го такта 1-го режима и величин в течение 1-го такта 2-ro режима, на мультиплексоры 8, 4, 5 в соответствии с временной диаграммой на фиг. 3, а также адреса и команды записи в оперативные запоминающие устройства .7 и 8.

Описанное устройство позволяет повысить достоверность синтезирования речевых сигналов при сокращении используемого оборудования.

Формула изобретения Синтезатор речевых сигналов, содержащий выходную шину, умножитель, первый вход которого соединен с шиной весовой функции, второй вход — с выходом первого мультиплексора, а выход — с первым входом сумматора, подключенного выходом к входу первого оперативного запоминающего устройства, а также блок управления, подключенный выходами к управляющим входам сумматора, первого и второго мультиплексоров и двух оперативных запоминающих устройств, о т л и ч а ю щ и йся тем, что, с целью повышения достоверности синтезирования речевых сигналов, он снабжен буферным регистром и третьим мультиплексором, причем первые входы ь второго и третьего мультиплексоров соединены с выходом сумматора, второй вход которого соединен с выходом буферного регистра и с выходной шиной, выход третьего мультиплексора через второе оперативное запоминающее устройство соединен с первым входом первого мультиплексора и со вторым входом второго мультиплексора, соединенного выходом с входом буферного регистра, второй вход третьего мультиплексора соединен с выходом первого оперативного запоминающего устройства и со вторым входом первого мультиплексора, а управляющие входы буферного регистра и третьего мультиплексора соединены с соот20 ветствующими выходами блока управления.

Источники информации, принятые во внимание при экспертизе:

1. Патент Великобритании М 1485803, кл. G 10 L 1/ОО, опублик. 1977.

2. Патент США Ко 3978587, кл. G 10 L

1/ОО, опублик..197i6 (прототип).

777674

Хп-/

Р77г. Z р-/-ая стпупень

ЕП7УПЕНЬ

7- ая стпупань р ая

1 —: — сп7упень Р 7 аЯ вЂ” 4ел7упень / я е

СП7УПЕН

/-ь7а реж77и Z-ай ремаи

С:..

Д77аграииа перектачений иут "77глекеара 4.+

/ г — =-1

Дааграииа перек777ачений л льтиляексапа

«ав — г

Д чаграииа перек77очений 77упьп7оппексора Х

Составитель В. Мусаэлян

Техред И. Пенчко Корректор И. Оснновская

Редок ор Е. Гончар

1 ил Ъ яО » Л\ип ип&п <Пятеыт»

Заказ 1620/1568 Изд, № 604 Тираж 431 Подписное

НПО «Г1оиск» Государственного комитета СССР но делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5