Квадратор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОУСКОМУ СВИ Н ИЛЬСТВУ

Союз Советсиик

Социалиетичесник

Республик гггг780005 (613 Дополнительное и авт. саид-ау (51)М Кп п3

G 06 F 7/38 (223 Заявлено.120778 (21) 2667958/18-24 с присоединением заявки Ио

Государственнчй яомнтет

СССР no делам нэобретеннй и открытнй (233 Приоритет

Огтубликовано 1511.80 Бюллетень Ио 42

Датег опубликования описания 25. 11. 80 (53) УДК 681. .327(088.8) (72) Авторы изобретения N.N. Мусаев, A.A. Каххаров и О.Н.Дорошенко

Ордена Трудового КрасногО Знамени институт кибернетики с вычислительным центром AH узбекской ССР (713 Заявитель (54) КВАДРАТОР

Изобретение относится к вычисли тельной технике и может быть исполь зовано в системах с аппаратурной реализацией функций. Известно устройство для возведения в квадрат (11, однако оно отли« чается сложностью и невысоким быстродействием. наиболее близким к изобретению является квадратор, содержагяий п-разрядный регистр основания, распределитель импульсов, в котором количество циклов m при вычислечии Хв составляет а < z+, так как зависит от значения выбираемого к-го разряда регистра Х..При этом должно соблюдаться условие Х 2 . Таким образом, количество цикйов преобразования сушественио зависит от величин возводимого в квадрат приближенного числа Х. При к, равном нескольким единицам (выбор. больших к сушественно снижает точность) данное, устройство реализует операцию возведения в квадрат в несколько циклов даже для очень малых значений Х. С увеличением значения Х количество циклов растет пропорционально величине возводимого в квадрат числа Х, так как в каждом цикле происходит

2 вычитание единицы из регистра осно-, вания числа. Это продолжается до тех пор, пока разряды регистра основания старше к-ro не установятся

5 На,нуль. Таким образом, количество циклов m пропорционально величине возводимого в квадрат числа Х. Это обстоятельство суШественно снижает быстродействие данного устройст10 ва (й).

Цельго изобретения является увеличение быстродействия, которое не зависит от величины возводимого в квадрат чистга, а зависит только от

15 разрядности регистра основания.

Поставленная цель достигается тем, что в квадратор, содержащий и-разрядный регистр основания, распределитель импульсов, введены груп2О па из и элементов И-НЕ, (n-2) групп элементов И по m элементов в каждой (m=n-к) при к четном и (m=n-к-1) при к нечетном, где к — номер группы элементов И к=1-(о-2), и-разряд25 ный сумматор, первые входы элементов И группы подключены к ф выходам распределителя импульсов при к - -етном и к -т- при к - нечетном, втоК« рые входы подключены к прямым выхоЯф дам (п- " †" +1)«ных разрядов регистр

78ООО5 ра основания при-к нечетном и к йн версным выходам (n- -+1)-ых разрядов регистра основанйя при к"четном, третие входы элементов И к-ой груп пы.подключены к прямым выходам регистра основания с (ф+1) по (n - ()i разряды соответственно при к четном и к инверсным выходам регистра основания с (Ж +1) по (n- >z }-е" разря ды соответственно нри к нечетном, выходы элементов И zpynn соединены 1© с 1 по (n- "-ф +1}-ый входи сумматора для нечетного х и с 1 по (n- ф+1) входы лля четного к, первые входи элементов И-HE подключены и взводу квадратора, вторые входи к прямым выходам регистра основания, а ви-. $ ходы к входам накапливающего сумматора с 1 по п-й, информационные входы регистра основания подключены к информационным входам квадратора, а инверсный выход сумматора является Щ выходом квадратора.

На чертеже представлен предложенный квадратор, содержащий группу 1 элементов И-НЕ, регистр 2 основания, группы элементов И 3, 4, 5, 6, 7 и 8 распределитель 9 импульсов, вход

10 квадратора, накапливающий сумматор 11, причем первые входы элементов И групп подключены к — выходам з распределителя импульсов при к чет-. ном и к Я-" при к нечетном, вторые входы подключены к прямым выходам (и- +1)-ых разрядов регистра основания при к четном и к инверсном выходам (n- -+1)-ых разрядов к регистра основания при к четном, третие входы элементов и к-ой группы подключены к прямым выходам регистра основания с (" +1) no (n- +)-е

2 разряды соответственно при к четном и к инверсным выходам регистра осно- ф) вання с (+ +1) по (n- )-е раз2 2 ряды соответственно при к нечетном, выходе элементов И групп соединены с 1 по (n- +1)-й входы накапливающего сумматоРа для нечетного к и с 45

1 по (и- †" +1)-й входы для четного

Z к, первые входы элементов И-НЕ под-. ключены к входу квадратора, вторые входы к прямым выходам регистра основания, а выходы к входам накапливающего сумматора с 1 по п-й, информационные входы регистра основания подключены к информационным входам квадратора., а инверсный выход накапливающего сумматора является выходом квадратора. 55

Схема работает следующим образом.

Перед чаналом работы регистр 2 основания и накапливающий сумматор уста« навливаются в нулевое состояние. 60

Затем в регистр 2 основания заносится возводимое в квадрат число. В первом цикле импульс с входа 10 заносит на входы 1, (2,... п накаплйвающего сумматора через элемен- 65 ты И-НЕ группы 1 содержимое регистра 2 основания. Во втором цикле им аульс с первого выхода распределителя 9 импульсов заносит содержимое разРядов регистра 2 основания с второго до и-1-го на входы (1, 1=2,..., )п-2 накапливающего сумматора через элементы И группы 4, если и-й разряд регистра основания находится в нулевом состоянии, или элементы и

rpyna 3, если разряд и регистра 2 основания находится в единичном состоянии. В третьем цикле импульс с второго выхода распределителя импульсов заносит содержимое разрядов регистра 2 основания с третьего по и-2-ой на входы *1, i 2,у...., 1п-4 накапливающего сумматора через элементы И группы 6, если и-1-й разряд регистра основания 2 находится в нулевом состоянии и через элементы И группы 5, если и-1-й разряд регистра 2 основания находится в нулевом состоянии. В четвертом цикле импульс с .третьего выхода распределителя импульсов заносит содержимое Разрядов регистра основания 2 с четвертого по и-3-й иа входы i=1, i 2,... i=n-6 накапливающего сумматора через элементы И группы 8, если разряд и-2-го регистра 2 основания находится в нулевом состоянии, и через элементы И группы 7, если и-2-й разряд регистра основания находится в единичном состоянии. Таким образом, группы эле. ,ментов 3 и 4, 5 н 6, 7 н 8 служат для подачи кбда из регистра 2 основания на вхбды накапливающего сумматора либо прямым (группы 4, 6, 8), либо инверсным (группы 3, 5, 7) кодом. Через элементы И группы 3 зано сится прямой код регистра основания на входы накапливающего сумматора.

Очевидно, что количество циклов Работы данной схемы в приведенном примере составляет четыре. При увеличении разрядности регистра основания количество циклов возраста" ет пропорционально, но не зависит от самой величины возводимого в квадрат числа Х, Зависимость между разрядностью и регистра основания и числом циклов а в данном квадраторе выражается в следующем виде m=(n-4), т.е. общее количество циклов всзведения в квадрат на четыре меньше разрядности регистра основания.

Таким образом, быстродействие данного квадратора значительно увеличивается и не зависит от величины возводимого в квадрат числа.

Формула изобретения

Квадратор, содержащий и-разрядный регистр основания, распределитель импульсов, отличающийся тем, что, с целью повышения быстро780005

ВНИИПИ Заказ 9327/15 Тираж 751 Подписнсе

Филиал ППП "Патент", r. Ужгород; ул. Проектная, 4 действия в него введены группы иэ и элементов И-НЕ, (n"2) групп элементов И по в элементов в каждой (m=n-к) при к четном, и (m n-к-1) при к нечетном, где к - номер группы элементов И к=1(n-2), и-разрядный сумматор, первые входы элементов И группы подключены к -" выход дам распределителя импульсов при к четном и к + при к — нечетном, К+1 вторые входы подключены к прямым выходам (n- "-Д+1)-ых разрядов регистра основания при к нечетном и к инверсным выходам (n- +1)-ых разрядов регистра основания:при к четном, третьи входы элементов И к-ой группы подключены к прямым выходам регистра основания с (ф +1) по (n- ф) разряды соответственно при к четном н к инверсным выходам регистра основания с ("ф+1) по (n- g -) разряды соответственно, выходы элементов И групп соединены с 1 по (n- - +1)-ый входы сумматора для неК+4 четного к и с 1 по (n- ф +1) входы для четного к, первые входы элементов И-HE подключены к входу квадратора, вторые входы к прямым выходам регистра основания, а выходы к входам сумматора с 1 по п-й, информационные входы регистра основания подключены к информационным входам квадратора, а инверсный выход сумматора является выходом квадратора.

Источники информации, принятые во внимание при экспертизе t5 1. Авторское свидетельство СССР

Ð 568051, кл. 6 06 Г 7/38, 1974.

2. Авторское свидетельство СССР

9 364934; кл, 6 06 F 7/38, 1970 (про тотип).