Цифро-аналоговый преобразователь

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

«»780185

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (2) Заявлено 27 ° 03. 78 (g)) 2595917/18-21 (51)М. Kn

Н 03 К 13/04 с присоединением заявки ¹Государственный комитет

С С С Р но хелам изобретений и открытмй (23) Приоритет

Опубликовано 1Ы 80. Бкзллетень ¹ 42

Дата опубликования описания 18 ° 11 ° 80 (53) УДК 681 325 (088.8) (72) Автор изобретения

Д. С. Наумов (71) Заявитель р 1 а-.

4r

2

Целью изобретения является повышение относительной точности преобразования.

Поставленная цель достигается тем, что в цифроаналоговый преобразователь, содержащий блок управления,mразрядный ДП и и-разрядный регистр, m-выходов старших разрядов которого подключены к блоку управления, дополнительно введены 2 декодирующих (n-m) разрядных преобразователей, (n-m) входов которых подключены к выходам младших разрядов регистра, входы блока управления соединены с входами m-разрядного ДП, а каждый выход блока управления соединен с (n-m+2) входом соответствующего и с (n-m+1) входом последующего дополнительных декодирующих (n-m) разрядных Дп, выходы которых соединены с выходной шиной.

На фиг. 1 представлена функциональная схема описываемого цифроаналогового преобразователяф на фиг.

2 — пример выполнения блока управления при m=3.

Преобразователь содержит регистр

1, m-выходов наиболее значащих разрядов которого подключены к входам блока 2 управления и входам ДП 3. (54) ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ!

Предлагаемый цифроаналоговый преобразователь относится к области вычислительной техники и может быть использован, в частности,в устройствах связи между дискретными вычисли- 5 тельными и аналоговыми исполнительными или индикаторными устройствами..

Известен многоразрядный двоичный преобразователь, содержащий декодирующую сетку резисторов типа R-22, 10 транзисторные переключатели, опера- ционные усилители (1) высокая точность работы которых обеспечивается путем схемного усложнения построения старших разрядов преобразователя(вве- 1с дением дополнительных узлов элементов и соответствующих связей — обеспечивающих уменьшение погрешностей формирования аналога в старших разрядах преобразователя). 20

Известен цифроаналоговый преобразователь, содержащий блок управления, m-разрядный декодирую ий преобразователь (ДП) и и-разрядный регистр, в наиболее значащих выходов 25 которого подключень1 к блоку управпения f2j

Однако данный преобразователь имеет ограниченную относительную точность. 30 .". ."- "-або » т."= ..р"";: ; .д у . ;.,,м

780185

Другие и-m выходы регистра соеди нены с n-m входами ДП 4. Выходы блока управления 2 соединены с и-m+1 и и-m+2 выходами ДП 4.

Устройство работает следующим образом.

При поступлении .на входы регистра

1 двоичного числа Е 2" " логический сигнал "1" может r":ÿâèòüñÿ..только на и-m -выходах соответствующих наименее

20

25 ский сигнал "1" поступает на дна первых входа блока упранления 2. При этом на двух выходах блока управления 2, а именно 2 -1 и 2 -2 появгп ° П1 ляются сигналы "1", которые поступая и-m+1 входы 2 и 2 -1 ДП4 формируют на их выходах максимальные выходные

45 аналоговые сигналы независимо от значения логических сигналов на первых

n-m входах укаэанных ДП. Кроме того, сигнал "1" с 2 -2 выхода блока управления 2 подается на и-m+2 вход

2 -2 преобразователя 4 и снимает запрет на формирование сигнала на его выходе. Аналогично при дальнейшем увеличении значения двоичного числа на входе, регистра 1 происходит последовательная разблокировка, Функционирование и постоянная выдача максимальных аналоговых сигналов с выходов соответствующих преобразователей ДП4, при этом ДПЗ добавляет на выход всего устройства величину аналогового сигнала соответствующую цене младшего значащего разряда после перенода каждого из преобразова50

60 значащим разрядам регистра 1, поэ.тому выходной сигнал может быть о .— разован только ДП4, однако логический сигнал "0" поступающий на и-в+2 входы всех кроме 2 декодирующего преобразователя 4 блокирует их работу и поэтому при (2 аналоговый сигнал на выходе всего устройства формируется только одним 2 ДП4.

При поступлении на регистр 1 двоичного числа 2п < <,2 " +" на первый вход блока угравления 2 с и-я+1 ныхода регистра 1 подается логический сигнал 1. При этом на 2" -1 выходе блока управления 2 формируется логический сигнал "1 который поступая .на и-m+1 вход 2 ДП4 формирует на

его выходе максимальный аналоговый сигнал независимо от значения логических сигналов (О или "1")поступивших на первые и-m входов. Кроме того, сигнал "1." с 2 -1 выхода блока управления 2 подается на и-m+2 вход 2 ДП4 и снимает запрет на формирование выходного сигнала данного преобр-зователя. Таким образом, при

2 "" (6(2 +" в Формировании ныходног<. сигнала всего устройства участвуют только ДПЗ и 2" -1,2 Дп4.

При поступлении в регистр 1 двоичного числа 2" 1 " (6 <2" 2логичетелей 4 н режим постоянной выдачи максимального выходного сигнала.

Блок упранления устройства препставляет собой логическую схему, содержащую элементы ИЛИ и И, число которых зависит от числа входов блока управления. При <о=З блок упр пления будет солержать четыре схемы И 5,7,8, 9 и четыре схемы ИЛИ 6,10,11, l2 при

m=2 данная схема содержит по одному элементу И 5 и ИЛИ 6. При увеличении числа входов блока управления с m до

m + 1 в схему вводятся дополнительные элементы И и ИЛИ таким образом, чтобы каждый выход логической схемы на m входов был соединен с первыми нходами одного элемента И и одного элемента ИЛИ, вторые входы дополнительных элементов I! и ИЛИ должны быть соединены с m + 1 входами блока управления.

Описанный последовательный режим работы малоразрядных ДП в состане предложенного устройства обеспечивает повь г |ение относительной точности в 2 раз, если пля каждого отдельНо нзятого малоразрядного ДП погрешность выходного сигнала не пренышает значения соотнеTcTRómøåé величине наименее значащего разряд» и точно выдержинается величина максимально го значения выходного сигнала.

Формула изобретения

Цифроаналоговый преобразователь, содержащий блок упранления, m-разрядный декодируюггий преобразователь и и-разрядный регистр, m-выходов старших разрядов, которого подклгочены к входам блока управления, о т л и ч а ю шийся тем, что, с цель<о повышения относительной точности преобразования, в него дополнительно введены 2 декодиругощих (n-m)-разрядных пр образователей, первые (и-m) входов которых подключены к выходам младших разрядов регистра, входы блока управления соединены с входами m-разрядного декодирующего преобразователя а каждый выход блока управления соединен с (n в+2)вхэдом соответст-, вующего и с (и-+фнходом последующего дополнительных декодирующих (n-m) разрядных преобразователей,выходы которых соединены с выходной шиной.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 365827, кл. Н 03 К 13/04, 09.07. 1.

2. Смолов В. Б. и Фомичев В. С.

Анало-цифровые и цифроаналоговые нелинейные вычислительные устройства.

Л., "Энергия", 1974, с, 87, рис.4-4б (прототип) 780185

9 us 7

Составитель A. Симагин редактор И. Прусова Техред Н.Граб Корректор М. Шароши

Заказ 9344/24 Тираж 995 Подписное

ВНЙИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП"Патент", г. Ужгород, ул. Проектная,4