Умножитель частоты

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социайистнчесинх

Республик (ii)781832

И АВТОРСХОМУ СВИ ИТИЛЬСУВУ (6f ) Дополнительное к авт. сеид-ву (22) Заявлено 11,1278 (21) 2б93991/18-24 Э с присоединением заявки йо (23) Приоритет

Опубликовано 231180, бюллетеиь NP 43 (51)м. Кл,з

G 06 G 7/16

Государствеииый «оиитет

СССР ио делам изобретеиий и открытий

{53) УДК 681, 3 (088..8) Дата опубликования описания 23.1180

Н.Ф. Ефремов, O.Ë, Карасинский, В,В. Соботович и С,Г. Таранов (72) Авторы, изобретения (71) Заявитель (54 ) УМНОЖИТЕЛЬ ЧЛСТОТЫ

Изобретение относится к измерительной и вычислительной, технике и может быть использовано для деления повторяющихся, одинаковых по длительности временных интервалов на 5 целое число равных частей, Известен умножитель частоты, содержащий генератор опорной частоты, счетчики, регистр, схему задержки выходных импульсов, формирователь 10 схемы контроля нулей и единиц остатка (1) °

Его недостатком является низкая точность умножения частоты, Наиболее,близким по технической сущности к изобретению является устройство, содержащее генератор опорной частоты, блок синхронизации, суммирующий и вычитающий счетчики, регистр, сумматор и первый элемент 20

ИЛИ, причеМ выход генератора опорной частоты соединен со счетным входом суммирующего счетчика, установочный вход которого,соединен с первым выходом блока синхронизации и первым 25 входом первого элемента ИЛИ, выходы разрядов суммирующего счетчика подключены ко входам регистра, управляющий вход которого подключен ко второму выходу блока синхронизации 39 и управляющему входу сумматора вход блока синхронизации является входом устройства, выходы старших разрядов регистра соединены со входами вычитающего счетчика, установочный вход которого подключен к выходу первого элемента ИЛИ, а выходко второму входу первого элемента

ИЛИ, и входу синхронизации сумматора, входы которого соединены с выходами младших разрядов регистра (2), ! Недостаток данного устройства— низкая точность умножения частоты.

Цель изобретения — повыаение точности»-

Поставленная цель достигается тем, что в устройство, содержащее генератор опорной частоты, блок синхронизации, суммирующий и вычнтающнй счетчики, регистр, сумматор и первый элемент ИЛИ, причем выход генератора опорной частотй соединен со счетйым входом суммирующего счетчика, установочный вход которого соединен с первым выходом. блока синхронизации и первым входом первого элемента ИЛИ, выходы разрядов суммирующего счетчика подключены ко входам регистра, управляющий вход которого

781832

Формула изобретения подключен ко второму выходу блока

" "сийхронйзации и управляющему входу сумматора, вход блока синхронизации является входом устройства, выходы старших разрядбв регистра" соединены со входами вычитающего счетчика, установочный вход которого подключен к выходу первого элемента ИЛИ, а выход — ко второму входу первого элемента ИЛИ и входу синхроиизаЩ ги сумматора, входы которого сбединены с выходами младших разрядов регистра, дополнительно введены триггер, . дифференцирующий элемент, дешифратор, группа элементов И, Эламейтн . задержки и второй элемент ИЛИ, причем -выходы сумматора через дешифратор подключены к первым входам элементов И группы, вторые входы элементов которой, за исключением |первого, подключены к выходам соответствующих элементов задержки, соединенных в последовательную цепочку, вход первого элемента задержки которой соединен с выходом генератора опорной частоты и вторыми входом первого элемента И группы, выходы элементов И группы подключены ко входам второго элемента ИЛИ, выход которого соединен со счетным входом вычитающего счетчика и первьм входом триггера, второй вход которого подключен к выходу вычитающего счетчика, а выход триггера через дифференцирующий элемент соединен с выходом устройства.

На чертеже представлена блок-схе» ма устройства.

Умножйтель частоты содержит гене«. ратор 1 опорной частоты, блок 2 синхронизации, суммирующий счетчик 3,. регистр 4, вычитающий счетчик 5, элемент б ИЛИ, сумматор 7, RS-триг. гер 8, дифференцирующий элемент 9, дешифратор 10, группу элементов 11 И, элемент 12 ИЛЙ, элементы 13 задержки.

Устройство работает следующим образом.

На вход блока 2 синхронизации поступает входной сигнал х, имеющий период Т . При переходе через опре деленный уровень на выходах блойа

2 формируются короткие импульсы, которые используются для ввода кода из счетчика 3 в регистр 4 и для установки счетчика 3 в нулевое состояние.

I-. .За период Т входного сигнала UI, в счетчик 3 поступает N импульсов с выхода генератора 1, период которых равен Тр, B начале следующего периода 0 блок 2 вырабатывает импульсы на выходах, первый из которых перезаписывает код из счетчика 3 в регистр

4 и устанавливает в ноль сумматор 7 второй Ус та%авливает "в ""ноль - счет-" чик 3, через элемент 6 ИЛИ поступает .4 на вход счетчика 5 и заносит в него код старших разрядов регистра 4, После того как на вход счетчика

5 поступает количество импульсов, равное коду старших разрядов регистра, код в счетчике 5 равняется нулю и на его выходе вырабатывается сигнал переполнения, Этот сигнал через элемент б ИЛИ поступает на вход счетчика 5 и опять заносит в него код N старших разрядов из регистра

4, одновременно этот сигнал устанавливает в 1 триггер 8 и поступает на вход сумматора 7, при этом суймируютСя содержимое сумматора 7 и младших разрядов регистра 4, I

После выполнения суммирования код сумматора изменяется, измеяяется состояние выходов дешйфратора ЛО, управляющего элементами 11 И, на информационные входы которых поступают задержанные на элементах 13 импульсы, одновременно изменяется и импульсная последовательность на входе счетчика 5.. Первый импульс с выхода элемента 12 ИЛИ устанавливает в 0 триггер 8, и переход напряжения на его выходе выделяется дифференцирующим элементом 9 и поступает на выходную шину

В дальнейшем цикл работы устройства повторяется.

Умноаитель частоты, содержащий генератор опорной частоты, блок синхронизации,-суммирующий и вычитающий счетчики, регистр, сумматор и первый элемент ИЛИ, причем выход генератора опорной частоты соединен со счетным

40 входом суммирующего счетчика, установочный вход которого соединен с первым выходом блока синхронизации и первым входом первого элемента

ИЛИ, выходы разрядов суммирующего счетчика подключены ко входам регистра, управляющИй вход которого подключен ко второму выходу блбка синхронизации и управляющему входу сумматора, вход блока синхронизации

g0 является входом устройства, выходы старших разрядов регистра соединены со входами вычитающего счетчика, установочный вход которого подключен к выходу nepsoro элемента ИЛИ, а выход - ко второму входу первого

5 :элемента ИЛИ и входу синхронизации сумматора, входы которого соединены с выходами младших разрядов регистра отличающийся тем, что, с целью повыаения точности, 60 он содержит триггер, дифференцирующий элемент, дешифратор, группу элементов И, элементы задержки и второй элемент ИЛИ, причем выходы сумматора через дешифратор подклюg5 чеяы к первык.входам элементов И

781832

Составитель А. Зорин

Редактор О. Малец Твхред Е.Гаврилешко . Корректор A. Грице нко

Заказ 8142/55 Тираж 751 Подписное

ВЦИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, X-35, Раушская наб., д. 4/5

«

Филиал ППП Патент, r, ужгород, ул. Проектная, 4

1 группы, вторые входы элементов которой, эа исключением первого, подключены к выходам соответствующих элементов задержки, соединенных s последовательную цепочку, вход первого элемента задержки которой соединен с выходом генератора опор-" ной частоты и вторым входом первого элемента И группы, выходЫ элементов

И группы подключены ко входам второго элемента ИЛИ, выход которого сОединен со счетным входом вычитающего счетчика и первым входом триггера, второй вход которого подключен к выходу вычитающего счетчика, а вй3год тригтера через дифференцирующий элемент соединен с выходом устройства.

Источники информации, принятйе«во в«"ййкайие йри экспертизе

1. Авторское свидетельство СССР

346721, кл, G 06 F 7/52, 1972.

2. Авторское свидетельство СССР по заявке Р 2676393/18-24,01.09. 78 (прототип).