Цифровой частотомер
Союз Советских
Социалистических
Республик
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ о»783701 (61) Дополнительное к авт. сеид-ву (51)М. Кл. (22) Заявлено 030275 (2f } 2102830/18-21
G 01 R 23/10 с присоединением заявки Ho— (23) Приоритет
Государственный комитет
СССР по делам изобретений н открытий
Опубликовано 30,1180 Бюллетень ¹ 44
Дата опубликования описания 30.1180 (53) УДК 821. 317,, Зб (088 8) (72) Автор изобретения
lO. В. Каллиников
Научно-исследовательский и проектный институт по комплексной автоматизации нефтяной и химической промышленности (71) Заявитель (54) ЦИФРОВОЙ ЧАСТОТОМЕР
Изобретение относится к области цифровых измерений и предназначено для измерения низких и инфраниэких частот с широким динамическим диапазоном изменения сигналов, 3
Известны цифровые частотомеры, реализующие способ обратно пропорционального преобразования периода измеряемого сигнала в каждом такте измерения с запоминанием результата преобразования до следующего такта (1) .
Однако таким частотомерам свойственно запаздывание, равное текущему периоду входного сигнала, и ограни- тз ченная динамическая точность, Наиболее близким к данному техническому решению является прямоотсчетный цифровой частотомер, содержащий генератор опорной частоты, 20 связанный с входами управляемого делителя частоты и неуправляемого делителя частоты, выход которого подключен ко входу суммнрукщего счетчика импульсов управляемого делите- 25 ля, через первый элемент эадержкико входу обнуления счЕтчика выходных импульсов управляемого делителя и непосредственно ко входу элемента запрета, выход которого подключен 30 ко входу обнуления суммирукщего счетчика управляемого делителя, и через второй элемент задержки— к объединенным, управляющим входам группы вентилей переноса кода результата измерения (2), Такому частотомеру также присущи запаздывание на текущий период измеряемой частоты и ограниченная динамическая точность, уменьшающаяся при увеличении скорости изменения измеряемой частоты, связанные с тем, что в течение текущего периода результат на выходе устройства остается неизменным и равным значению,. полученному в предыдущем периоде.
Цель изобретения — повышение быстродействия и уменьшение динамической ошибки измерения.
Цель достигается тем,что в устройство введены блок дифференцирования и реверсивный счетчик, причем первый вход блока дифференцирования подключен к . входной шине частотомера, второй вход подключен к выходу генератора опорной частоты, третий вход подключен к выходам разрядов суммирующего счетчика управляемого делителя, первый выход блока дифференцирования подключен к управляющему
783701 входу элемента запрета, второй выход подключен к счетному входу реверсивного счетчика, знаковые управляющие входы которого подключены к третьему выходу блока дифференцирования, вход обн,ления реверсивного счетчика подключен к выходу элемента запрета, а входы разрядов реверсивного счетчика подключены к выходам группы вентилей переноса кода результата, При этом блок дифференцирования
:состоит из трех управляемых делите:лей частоты, каждый из которых
: включает вычитающий счетчик и регистр
:памяти, соединенные через группу ,:вентилей переноса кода, трех групп
: вентилей переноса кода, распределите- ля импульсов, элемента вычитания им:пульсов и узла управления, вход которого подключен к первому входу блока дифференцирования, счетные входы первого и второго управляемых 20 делителей блока подключены ко второму входу блока, управляющие входы управляемых делителей через соответствующие группы вентилей подключены к третьему входу блока, выходы перво- 25 го и второго управляемых делителей подключены ко входам распределителя импульсов, выходы которого подключены ко входам элемента вычитания импульсов, импульсный выход которого подключен к счетному входу третьего управляемого делителя частоты, выход которого подключен ко второму выходу блока дифференцирования, знаковые выходы элемента вычитания импульсов подключены к третьему выходу блока, первый выход узла управления подключен к перному выходу устройства, второй, третий и четвертый выходы подключены ко входам обнуления регистров памяти управляемых делите- Щ лей, пятый, шестой и седьмой выходы подключены к объединенным управляемым входам соответствующих групп вентилей переноса кода, а восьмой выход узла упРавления подключен к управляющему входу распределителя импульсов, Функциональная схема цифрового частотомера показана на чертеже.
Частотомер содержит генератор 1 опорной частоты, подключенный к управляемому двоичному делителю 2 частоты, состоящему из суммирующего счетчика 3, подключенного к вычитающему счетчику 4 импульсов через вентили 5, неуправляемый делитель
6 частоты, подключенный входом к генератору 1, а выходом через элемент 7 задержки ко входу обнуления счетчика 8 выходных импульсов управляемого делителя 2 и непосредствен- фц но к суммирующему счетчику 3 и к элементу 9 запрета, выход которого подключен ко входу обнуления суммирующего счетчика 3 и через элемент
10 задержки к объединенным управляю- 65 щим входам вентилей 11 переноса кода результата измерения, соединенных со счетчиком 8, блок дифференцирования, состоящий из трех угравляемых делителей 12 — 14 частоты, каждый из которых образован из вычитающего счетчика 15, подключенного к регистру 16 памяти через группу вентилей 17 переноса кода, распределителя 18 импульсов, два входа которого соединены с выходами вычитающих счетчиков 15 делителй 12 и 13, а выход — c элементом 19 вычитания, соединенным с делителем 14 узла 20 управления и трех групп вентилей 21-23 переноса кода, реверсивный счетчик 24, счетный вход которого подключен к выходу блока дифференцирования, вход обнуления подключен к выходу элемента 9 запрета, а входы - разрядов соединены с группой вентилей 11 переноса кода результата. Группы вентилей 21 — 23 переноса кода соединяют выход суммирующего счетчика 3 со входами регистров 16 памяти управляемых делителей
12-14. Выход генератора 1 подключен ко входам вычитающих счетчиков 15 делителей 12 и 13. Выходы узла 20 управления соединены с управляющими входами элемента 9 запрета, вентилями 21-23 переноса кода, входами обнуления регистров 16 памяти управляемых делителей 12-14, а вход узла
20 управления соединен с входной шиной частотомера, Устройство работает следующим образом.
С приходом первого импульса -ого такта измерения частоты „ (+ ) в узле управления 20 формируется сигнал, снимающий запрет с элемента 9 запрета.
Импульсом с делителя 6 элементы устройства устанавливаются в исходное состояние. При этом суммирующий счетчик 3 через элемент 9 запрета устанавливается а 0, код из реверсивного счетчика 24 переписывается во внешний регистр памяти (на чертеже не показан), реверсивный счетчик 24 устанавливается в 0 и в него через время, определяемое элементом 10 задержки переписывается через вентили 11 код из счетчика
8. Элемент 9 запрета закрывается сигналом от узла 20 управления. По второму импульсу измеряемой частоты в узле 20 управления вырабатываются сигналы управления, производящие установку в 0 регистров 16 памяти в делителе 14 и в одном из делителей 12 или 13 в зависимости от того, в какой из них был записан код в предыдущем такте, Затем производится запиаь кода из счетчика 3 через вентили 23 и 21 или 22 в регистры 16 памяти соответствующих делителей
l4 и 12 или 13, В зависимости от того, какой иэ делителей 12 или 13 работает в режиме памяти от пред
783701 дущего такта, узел 20 управления устанавливает распределитель 18 в соответствующее положение, меняя местами выходы с каждым последующим тактом.
Последовательность импульсов с частотой о подается с генератора 1 на делители 2, б, 12, 13, Частота импульсов на выходе делителя б равна
V= — о=— (l)
К Ч где К вЂ” коэффициент деления неуправляемого делителя б, С приходом каждого импульса с выхода делителя б счетчик 8 через элемент 7 задержки, сбрасывается в 0 . Текущее деление кода в счетчике 3 определяется выражением
6 а,,, Jvdt щ
По сигналу с выхода счетчика 4 обратный код из счетчика 3 переписывается в счетчик 4, который работает в режиме делителя частоты с переменным коэффициентом деления, вводимым иэ счетчика 3. Частота на выходе счетчика 4 равна о о
2 И о (3)
К
Так как в счетчике 8 суммируются импульсы с частотой 2 в промежутке времени, определяемом моментами сброса, то эа время 1 в нем сформируется код, соответствующих моменту времени T и определяемый выражением т, Т, о
Г2д =, dt (4) о î J од1
К где — текущее время.
С приходом второго импульса i --ого такта измерения входной частоты, соответствующего времени 4„, с момента начала преобразования пройдет время Т (+j) ° За это время в счетчике
8 будет сформирован код т, о () н.) ДФ 3 (1„) () к о (о,(о
) К
Этот код по сигналу от узла 20 управления через вентили 11 перепишется в предварительно очищенный реверсивный счетчик 24, и устройство подготовится к следующему такту измерения.
Эа время к (С,), равное периоду измеряемой частоты в -ом такте измерения, в счетчике 3 образуется пропорциональный ему код о
"1 (= I< 1
Этот код через вентили 21-23 по сигналам управления переносится в предварительно очищенные регистры памяти делителя 14 и в один из делителей 12 или 13. Последовательностью работы делителей 12 и 13 управляет узел 20 так, чтобы код менялся в одном иэ них, оставляя неизменным код предыдущего (a — 1)-ого такта в другом. Таким образом, коэффициент деления в делителях 12 и 13 меняется . поочередно через такт. Коэффициент деления в делителе 14 меняется каждый такт. Благодаря такому управлению на выходе делителей 12 и 13 фсрмируются последовательности импульсов, пропорпиональные входной частоте и сдвинутые друг относительно друга на период Т (t,„ ) .
Так, моменту времени ti. — концу ь -ого такта будет соответствовать частота на выходе одного из делите,лей 12 или 13, равная к а„(;)= — =.„=аа1 „It,) D l !
q ) х(1)
Ь а моменту времени - - началу ъ -ого такта будет состветствовать частота на выходе другого делителя
Х л-1)
Импульсные последовательности с этими частотами поступают на входы элемента 19 вычитания частоты через распределитель 18, который по сигна.лу управления с каждым тактом меняет свои выходы, в результате чего всегда на сдном и том же Егo выходе имеется отстающий по времени сигнал ° Это необходимо для определения знака рассогласования сравнивае40 мьх в элементе 19 частот, сигнал
1 от которого sign fy, (+q) поступает на управляющие. входы реверсивного счетчика 24, устанавливая его в режим сложение либо вычитание .
45 На выходе элемента 19 образуется последовательность импульссв, равная рассогласованию сравниваемь.х частот
Р„ (- .) . Как известно, при вычитании из исходного сигнала Fg (t ) задержанного сигнала х (1,-Т „), получается величина, пропорциональная первой производной входного сигнала и .времени задержки сГ„И,)
55 V„(a;) F„(;) V„(; -v;)= Т„-+
1 dF „(М а .()
° — а ... — " а аа
2! н, " сН
d0
d V„(t;) ak„(g;) т,-k " т„к,), (9) где R - сумма отброи.енных членов °
65 ряда Тейлора, представляющая со783701 бой методическую ошибку. Для линейнс иэменяющихся сигналов и на малом временном промежутке эта величина приближается к нулю. Таким образом,, на выходе элемента 19 образуется последовательность импульсов, частота которой пропорциональна первой производной и периоду измеряемой частоты в ъ -ом такте измерения.
Для получения частоты, пропорциональной первой производной измеряемого сигнала и не зависящей от переменногО значения периода и согласованной по коэффициенту пропорциональности с:кодом измеряемой частоты в счетчике 8, сигнал с элемента 19 делят в делителе 14 с коэффициентом, пропорциональным периоду входной частоты в а -ом такте и получаемым в счетчике 3.
На выходе делителя 14 образуется частота 20 И;)- — " -к <1о>
Тх (1
Импульсы этой частоты поступают на счетный вход реверсивного счетчика 24 и н занисимости от знака
25 производной суммируются или вычитаются из внесенного в него кода q (ti. ) °
На выходе реверсивного счетчика
24 н течение (w + 1)-ого такта измерения непрерывно меняется код, соотнетствующий мгновенному значению иэмеряемой частоты в интервале Т +1 Х (« f 4 к д5
"выл*"4„it) )
Таким образом,в данном устройстВе путем интегрирования на нременном промежутке текущего такта измерения частоты, пропорциональной первой производной измеряемого сигнала, вводится коррекция в результат по ско» рости измерения измеряемого сигнала.
Этим самым экстраполируется изменение измеряемой частоты в текущем такте, измерения по скорости изменения сигнала в предыдущем такте измеренич, Благодаря этому увеличивается быстродействие устройства и уменьшается динамическая ошибка измерения.
Формула изобретения
1. ЦиФровой частотомер, содержащий gQ генератор опорной частоты, снязанный с входами управляемого делителя частоты и неуправляемого делителя частоты, ныход которого подключен ко входу суммирующего счетчика импульсов 65 управляемого делителя, через первый элемент задержки — ко входу обнуления счетчика выходных импульсов управляемого дел."-теля и непосредстненно — Ko входу элемента запрета, выход которого подключен кс входу обнуления суммирующего счетчика управляемого делителя, и через второй элемент задержки — к объединенным управляющим входам группы вентилей переноса кода результата измерения, о т л и ч а юшийся тем, что, с целью повышения быстродействия и уменьшения динамической ошибки измерения, в него дополнительно введены блок дифференцирования и ренерсивный счетчик, причем первый вход блока дифференцирования подключен к входной шине частотомера, второй вход подключен к выходу генератора опорной частоты, третий вход подключен к выходам разрядов суммирующего счетчика управляемого делителя, первый выход блока дифференцирования подключен к управляющему входу элемента запрета, второй выход подключен к счетному входу реверсивного счетчика, знаковые. управляющие входы которого подключены к третьему выходу блока дифференцирования, вход обнуления реверсивного счетчика подключен к выходу элемента запрета, а входы разрядов реверсивного счетчика подключены к выходам группы вентилей переноса кода результата, 2, Частотомер по и. 1, о †.- л ич а ю шийся тем, что блок дифференцирования состоит из трех управляемых делителей частоты, каждый из которых включает вычитающий счетчик и регистр памяти, соединенные через группу нентилей переноса кода, трех групп вентилей переноса кода, распределителя импульсов, элемента вычитания импульсов и узла управления, вход которого подключен к первому входу блока дифференцирования, счетные входы первого и второго управляемых делителей блока подключены ко второму входу блока, управляющие входы упранляемых делителей через соотнетствующие группы вентилей подключены к третьему входу блока, выходы первого и второго управляемых делителей блока подключены ко входам распределителя импульсов, выходы которого подключены ко входам элемента вычитания импульсов, выход которого подключен к счетному входу третьего управляемого делителя частоты, выход которого подключен к второму выходу блока дифференцирования, знаковые выходы элемента вычитания импульсов подключены к третьему выходу блока, первый выход узла управления подключен к первому выходу частотомера, второй, третий и четвертый выходы подключены ко входам обнуления регистров памяти
783701
Составитель И, Горелова
Редактор Н. Коляда Техред Е. Гаврилешко Корректор М. демчик
Заказ 8538/47 Тираа 1019 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035,. Москва, Ж-35, Раушская наб,, д. 4/5
Филиал ППП Патент, r, Уагород, ул. Проектная, 4 управляемых делителей блока, пятый, шестой и седьмой выходы подключены к объединенным управляемым входам соответствующих групп вентилей переноса кода, а восьмой выход узла управления подключен к управляющему входу распределителя импульсов.
Источники информации, принятые во внимание при экспертизе
1. Мельников A.À. и др О некоторых путях построения быстродействующих преобразователей частоты в код моделированием обратной функции. — "Автометрия", 1972, 9 2.
2, Авторское свидетельство СССР
М 353206, кл. G 01 R 23/10, 1972.
