Запоминающий элемент

 

ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ, содержащий регистр сдвига иа основе приборов с переносом заряда с двумя тактовыми шинами и выходной транзистор, сток которого соединен со входом регистра сдвига, отличающийся тем, что, с целью повышения скорости перезаписи информации, введены ключевой, зарядный и разрядный транзисторы , причем ключевой транзистор включен в цепь первой тактовой шины, исток зарядного траизистора соединен со стоком разрядного и затвором ключевого транзисторов, а затвор и сток зарядного транзистора подсоединены ко второй тактовой шине. (Л 00 Од sj 4

СОКИ СОВЕТСКИХ

COI9NI

РЕСПУБЛИК

ГОСУДАРСТВЕННОЙ КОМИТЕТ СССР

ПО ДЕРАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ,2 (21) 2786287/18-25 (22) 02.07.79 (46) 07.05.88. Бюл. Ф 17 (72) Ю.П.Деркач, П.А.Копыл, E.Â.Èèõàëåâè÷ и А.М.Торчинский (53) 621.327(088.8) (56) Патент Великобритании

В 1442841, кл. Н Ot L 29/68, опублик. 1976. .Авторское свидетельство СССР

В 625522, кл. Н 01 L 27/10, 1978. (54) (57) ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ, содержащий регистр сдвига на основе прибо„„SU„„786741 A 5р 4 Н 01 L 27/10 ров с переносом заряда с двумя тактовыми пынами и выходной транзистор, сток которого соединен со входом регистра сдвига, о т л и ч а ю щ и йс я тем, что, с целью повывения скорости перезаписи информации, введены ключевой, зарядный и разрядный транзисторы, причем ключевой транзистор включен в цепь первой тактовой ншны, исток зарядного транзистора соединен со стоком разрядного и затвором ключевого транзисторов, а затвор и сток зарядного транзистора подсоединены ко второй тактовой шине.

786741

Изобретение относится к области микроэлектроники и может быть использовано при построении интегральных схем запоминающих устройств с фазо5 импульсным представлением информации.

Известны запоминающие элементы, содержащие регистр сдвига с переносом заряда, к выходу которого присоединен инвертор. l0

Недостатком таких устройств являются ограниченное время хранения информации.

Известен также запоминающий элемент, содержащий регистр сдвига на основе приборов с переносом заряда с двумя тактовыми шинами и выходной транзистор, сток которого соединен со входом регистра сдвига.

Данное устройство является ближай- >0 шим к изобретению по технической сущности и достигаемому результату.

его недостаток заключается в том, что оно не позволяет оперативно изменять хранимую информацию, так как для 25 перезаписи информации требуется предварительное обнуление запоминающего элемента, для чего необходимо, по крайней мере, число периодов управляющего направления, равное количеству разрядов регистра сдвига, и предварительное формирование фазоимпульсного кода записываемого числа.

Целью изобретения. является повыше. ние скорости перезаписи информации.

Укаэанная цель достигается тем, 35 что в запоминающий элемент, содержащий регистр сдвига на основе приборов с переносом заряда с двумя тактовыми шинами и выходной транзистор, сток которого соединен со входом регистра сдвига, введены ключевой зарядный и разрядный транзисторы, причем ключевой транзистор включен в цепь первой тактовой шины, исток зарядного соединен со стоком разрядного и затвором ключевого транзистора, а затвор и сток зарядного транзистора подсоединены ко второй тактовой шине. На фиг, 1 представлена блок-схема предлагаемого запоминающего элемента; . 50 на фиг. 2 — формы первых, вторых тактовых импульсов, сирнала записи информации и импульсного напряжения.

Запоьянающий элемент содержит регистр сдвига с переносом заряда 1 55 (например на пожарных цепочках), выходной транзистор 2, ключевой 3, зарядный 4 и разрядный 5 транзисторы, шины первых 6 и вторых 7 тактовых инпульсоь, затвор 8, подсоединенный к источнику импульсного напряжения, шину записи информации 9.

Работу устройства рассмотрим на примере десятичного фазо-импульсного запоминающего элемента, регистр сдвига которого содержит пять разрядов.

На тактовые шины 6 и -7 поданы соответственно первые и вторые тактовые импульсы (фиг. 2) .

Источник импульсного напряжения, с которым соединен затвор 8 разрядного транзистора 5, формирует импульсы, расположенные между вторыми и первыми тактовыми импульсами. На шину записи информации подается отрицательный потенциал (фиг.2).

Первые тактовые импульсы поступают на управляющие электроды регистра сдвига через ключевой транзистор, затвор которого предварительно заряжен до отпирающего потенциала через зарядный транзистор 4. При этом в регистре циркулирует последовательность серий из пяти нулей и пяти единиц. Временной сдвиг (фаза) начала серий единиц несет информацию . о фазо-импульсном представлении десятичного числа °

Для изменения записанного в запоминающем элементе числа на единицу, на шину записи информации 9 подается нулевой потенциал (фиг. 2) в тот момент, когда затвор 8 разрядного транзистора 5 находится под отпирающим потенциалом (фиг. 2). При этом затвор ключевого транзистора 3 через открытый разрядный транзистор 5 разряжается до нулевого потенциала и ключевой транзистор 3 запирается, что вызывает пропадание очередного импульса первых тактовых импульсов, поступающих на управляющие электроды регистра сдвига. При этом не происходит сдвига информации в регистре сдвига и увеличивается временной сдвиг (фаза) записанного числа на один такт, что соответствует увеличению десятичного числа на единицу.

При изменении десятичного числа на N единиц, необходимо на шину записи информации 9 подавать нулевой потенциал в течение N тактов.

Таким образом, введение ключевого, заряжающего и разряжающего транзисторов повышает скорость перезаписи информации в запоминающем элементе.

Составитель О.федюкина

Редактор Н.Сильнягйна Техред М.Ходанич Корректор И.Муска

Тираж 746 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

l13035, Москва, Ж-35, Раувская наб., д, 4/5

Заказ 3381

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

78674 а также позволяет производить суммирование чисел, записанных в фазо-импульсном коде.

Использование предлагаемого запоминающего элемента в устройствах с

4 фазо-импульсным представлением информации позволяет повысить скорость обработки информации в 2-10 раз, значительно упростить структурную схему построения этих .устройств.