Устройство для кодирования случайного процесса

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскими

Социалистических

Республик

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (6l) Дополнительное к авт. свид-ву (22) Заявлено 310778 (Qg) 2668875/18-24 (51)М. Кл.з с присоединением заявки Йо (23) Приоритет

Государствеииый комитет

СССР по делам изобретений и открытий

G 06 F 15/36

Опублййоваио 15.1280. Бюллетень М 46 (53) УДК 681 3 (088.8) Дата опубликования описания 15.1280

Ю.A. Белов, Н. Н. Завадский, Ю.В. Савков, Г.A Мирский и A Б. Шадрин (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ СЛУЧАЙНОГО

П PO Ц)ЕСС А

Изобретение относится к средствам специализированной вычислительной техники и предназначено для ста" тистических анализаторов, измеряющих вероятностные характеристики многомерных сигналов с изменяющимися параметрами (квазистационарные) и использующих групповые мини-ЭВМ.

Известно устройство, в котором адаптация диапазона кодирования, центрирование сигнала до кодирования выполняется введЕнием автономных приборов для измерения вероятностных характеристик (дисперсии, функции распределения, математического ожидания) (1).

Недостатками этого устройства являются низкое быстродействие и сложность организации адаптивного кодирования многомерных сигналов из-за необходимости введения многих автономных приборов для измерения вероятностных характеристик, сложной системы управления ими, сложности перехода от одного метода кодирования к другим.

Наиболее близким к изобретению по техническому решению является устройство для кодирования случайного процесса, содержащее коммутатор, выход которого подключен ко .входу группового усилителя, выход которого соединен со входом аналого-цифрового преобразователя, блок управ5 ления, первые вход и выход которого подключены к первым входу и выхо- ду первого управляющего регистра, второй управляющий регистр, первые вход и выход которого соединены с

10 первыми входами и выходами цифроаналогового преобразователя, аналогоцифровой преобразователь, первые вход и выход которого соединены с первыми входами и выходом третьего

15 управляющего регистра, четвертый управляющий регистр, первые вход и выход которого подключены к первым входу и выходу первого блока коммутации, вторые входы и выходы всех

20 управляющих регистров и первые вход и выход пятого управляющего регистра соединены с соответствующими входом и выходом второго блока комзутации 12

Недостатком данного устройства яв25 ляется низкое быстродействие при решении задачи адаптивного кодирования . .многомерных сигналов.

Цель изобретения - повыаение быстродействия адаптивного масштабировазм ния многомерных случайных сигналов.

788115

Цель достигается тем, что в устройство введены L-усилителей, коммутатор, групповой усилитель и два дополнительных управляющих регистра, при этом перные входы и выходы Ь-усилителей соединены с первыми входом и выходом пефвого управляющего дополнительного регистра, первые вход и выход второго управляющего дополнительного регистра подключены к первым входу и выходу коммутатора, другие .входы которого соединены со вторыми ныходами усилителей, вторые входы которых являются соответствующими входами устройства, вторые вход и выход первого и. второго дополнительных управляющих регистров йодключены к соответствующим входам и выходам второго блока коммутации.

Кроме того, первый, второй дополнительные управляющие регистры и йторой управляющий регистр содержат блок адресации, распредепитель и блок преобразования входных кодов, состоящий из селекторов, дешифраторов, регистров и переключателя, при этом первые информационные выходы блока адресации подключены к информационным входам селектора, распределителя и регистров, первый и тре,тий выходы которого объединены с выходами переключателя, со вторым информационным выходом блока адресации и является перйым выходом управляющего регистра, выходы селекторов соединены соответствующими информационными входами дешифраторов, выходы которых подключены к соответствующим первым управляющим BYодам регистров, вторые управляющие входы которого объединены с управляющими входами селекторов, дешифраторов и переключателя и подключены к первому выходу распределителя,.второй выход которого соединен с первым входом блока адресации, второй вход которого является первым входом управляющего регистра, третьи входы и выходы блока адресации являются вторыми входами и выходами управляющего регис, ра,второй выход регистров подключен к информационному входу переключателя.

Первый, третий и пятый управляющие регистры содержат блок адресации, блок преобразования входных кбдов, два распределителя, первый переключатель и блок преобразования выходных кодов, состоящий из второго переключателя генератора кодон символов, генератора дополнительных кодов,блока переключателей, преобразователей позиционного кода в двоичный и регистров, входы которых янляютая перыми входами управляющего регистра, пранляющие входы регистров,преобраэонателей позиционных кодов н двоичный, блока переключателей, генераторов кодов символов и дополнительных кодов и первый управляющий вход второго переключателя объединены и подключены к первому выходу первого распределителя, второй выход кото рого соединен с первым входом блока адресации, информационные ныходы которого соединены с информационными входами блока преобразования входных кодов, первого распределителя, второго переключателя и второго распределителя, первый выход которого соединен со вторым управляющим входом блока адресации, третий управляющий вход которого подключен к выходу второго переключателя, второй управляющий вход которого соединен с выходом генератора кодов символов, третий управляющий нход

15 переключателя подключен ко второму выходу генератора дополнительных кодов, информационные входы которого соединены с соответствующими выходами блока переключателей, информационные входы которого подключены к выходам преобразователей позиционных кодов в двоичный, информационные входы которых соединены с выходами регистров, первый выход первого переключателя объединен с перным выходом блока преобразования входных кодов и является первым выходом управляющего регистра, второй выход второго распределителя подключен к управляющему входу бло® ка преобразования входных кодов, второй выход которого соединен со входом перного переключателя, четвертые и первые входы и выходы блока адресации янляются соотэетствен-

35 но вторыми входами и выходами управляющего регистра.

Четвертый управляющий регистр со- держит два распределителя, два блока адресации, преобразователь вход40 ных кодов и преобразователь выходных кодов, причем выход преобразователя входных кодов подключен к первому информационному входу первого блс ка адресации, второй Информацион45 ный вход которого соединен с выходом преобразователя входных кодов, информационный вход которого объединен с информационными входами первого распределителя, преобразователя выходных кодов и второго распределителя и подключен к первому информационному выходу второго блока адресации, первый управляющий вход второго блока адресации соединен с первым выходом второго распредели5$,,еля, „oðoÿ выход которого подклю чен к управляющему входу преобразователя выходных кодов, второй управляющий вход второго блока адресации соединен с первым выходом переО ного распределителя, второй выход которого подключен к управляющему входу преобразователя входных кодов,,второй Hнформационный выход второго блока адресации объединен . с первым

á5 выходом первого блока адресации и

788115 является первым выходом управляющего регистра, второй вход первого блока

;адресации является первьм входом уп равляющего регистра, второй выход первого блока адресации подключен к информационному входу второго блока адресации, первые и вторые входы и выходы которого являются соответст;венно вторыми входами и выходами управляющего регистра.

На Фиг.l представлена блок-схема предлагаемого .устройства; на фиг.2 блок-схема первого и второго дополнительных и второго управляющих регистров; на Фиг.3 — блок-схема второго, третьего и пятого управляющих регистров; на Фиг.4 — седьмой управляющий регистр.

Устройство содержит усилители

l — 11,, коммутатор 2, групповой усилитель 3, аналого-цифровой преобразователь 4, цифроаналоговый преобразователь 5, первый и второй дополнительные управляющие регистры 6, 7, пятый управляющий регистр 8, третий управлякжий регистр 9, второй управляющий регистр 10, второй блок 11 коммутации, нерний управляющий регистр 12, блок 13 управления, четвертый управляющий регистр 14 и первый блок 15 коммутации.

Первый, второй дополн ительные и второй управляющие регистры содер жат блок 16 адресации, блок 17 преобразонания входных кодов, состоящий из селекторов 18 — 18>, дешифраторов 19 — 19з, регистров 20 -20 з и переключателя 21, распределителя 22.

Первый, второй и пятый управляющие регистры дополнительно содержат блок 23 адресация, преобразователь

24 выходных кодов, состоящий иэ переключателя 25, генератора 26 кодов символов, генератора 27 дополнительных кодов, блока 28 †> переключателей, преобразователей 29 -29 > позиционных кодов в двоичный и регистров 304 — 30, распределителя 31.Седьмой регистр дополнительно содержит второй блок 32 адресации и первый блок 33 адресации .

Устройство работает следующим образом.

В блоке 13 управления через блок

15 коммутации, управляющий регистр

14 задается программа работы всего устройства. Пря этом в усилителях

11 — 1Ь с помощью первого дополнительного управляющего регистра 6, блока

11 коммутации, перзого управляющего регистра 12, блока 13 управления ныбйраются начальные коэффициенты усиления h<, h<, например, ранние hg,.

Аналогично через пятый управляющий регистр B в групповом усилителе 3 выбирается начальный коэффициент усиления Ьг,„ а через вторОй управляющий регистр 10 в цифроаналоговый пре образователь 5 подается начальное смещение х . ((; — m )-ь9) >i 0

40 где т, m — граничные значения цифровых отсчетов ьд; rg — допустимый интервал отклонения от граничных значений, 45 соответственно при настройке коэффициентов усиления )hy) и h +. При этом коэффициенты hq могут .бить!заданы в виде ряда 2,5,10,20,50,100, а коэффициент Ьг„- может изменяться в пределах 50% от диапазона 5-15.

Такое двухступенчатое регулирование коэффициентов усиления позволяет максимально упростить узлы регулировки .коэффициентов в усилителях 11, 1, обеспечить их взаимную гальваническую развязку; независимое управ.— ление их параметрами, уменьшить диапазон регулировки у группового усилителя 3; исключить необходимость разработки адаптивного аналого-циф60 б5

1О

По комайдам с управляющих регистров 6, 10 сигналы х1, х „ проходят через усилители 1„, 1ь,йреобразуясь в промежуточные сигналы Z< Z, Z, h õ . Коммутатор 2 опрашивает сигналй Z, Е) и формирует последовательность отсчетов jx, которая поступает в групповой усилитель 3, на выходе которого получаются отсчеты у„= Р; — х с и го, поступающие на вход аналого-цифрового преобразователя 4. На его выходе получаются цифровые отсчеты в;, m ó;.

Цифровые отсчеты п j через третий управляющий регистр 9, второй блок

ll коммутации, первый управляющий регистр 12 поступают в блок 13 управления,В этом блоке отсчеты(щ,)сравниваются с границей их изменения m и если m <(m, то с блока 13 управле-. ния через уйравляющий регистр 12, второй блок 11 коммутации, управляющий регистр 6 в усилители l„, 1 подается команда на изменение коэффициентов усиления jh„. ). Этот процесс продолжается до тех пор, пока не выполнится условие завершения регулировки коэффициентного усиления fh ja усилителях 1, 1)..

Аналогично, не изменяя коэффициентов усиления )h ) в усилителях

1„, l„производится поиск коэффицйета усиления Ь„нв групповом усилителе 3 до выполнения условия роного преобразователя 4.

Магистральный принцип обмена информацией (данными, параметрами и командами) через однотипные управляющие регистры 6-10 с помощью второго блока 11 коммутации и первого

788115

45 управляющего регистра 12 по командам с блока 13 управления позволяет в предлагаемом устройстве максимально упростить управление и достигнуть максимального быстродействия в регулировании параметров, перестройке алгоритма и структуры обмена информацией по сравнению с известными устройствами.

Управляющие регистры 6,7,10 выполняют задачу только приема информации от блока коммутации. Управляющие регистры 8,9 12 выполняют задачу двухстороннего обмена информацией, а управляющий регистр 14 выполняет задачу двухстороннего обме4 на информацией между двумя блоками коммутации (см. фиг. 4) .

Управляющие регистры выполнены следующим образом.

В качестве примера только принимающего информацию с блока коммутации рассмотрим блок-схему первого дополнительного управляющего регистра 6 (фиг.2).

Распределитель 22 устанавливается по командам со второго блока 11 коммутации через блок 16 адресации

jB исходное положение, а затем производится его адресация ло адресу, записанному в регистр данных 20 регистров 20 по команде с выхода распределителя 22. Затем побайтно, последовательно, со спецификой асинхронного обмена производится прием трех видов информации: данных, параметров, команд, соответственно, в регистры

20, 20, 20 регистров 20. При этом с помощью блока 16 адресации производится перевод распределителя 22 в необходимое положение. Вспомогательная информация (разделители, метки, символы)-, которые не нужны для усилителей 1, 11,, убираются иэ потока информации с помощью селекторов 18 данных 18, команд 181, параметров

18>. Дешифраторы 15 переводят данные, параметры и команды из кода блока коммутации 11 в код, понятный усилителями 1, 1 . Переключатель 21 слу1кит для переключения информации (из .первых регистров 20 с их регистра параметров 20 ) либо на входы приема информации, либо на входы дистанционного упоавления усилителя 1, 1(,.

Селекторы 18, дешифраторы 19, пер.вые регистры 20 образуют преобразователь входных кодов 17 и, как следует из описания, преобразуют инфор.мацию иэ формата, принятого из блока коммутации 11 в формат, принятый в усилителях 1«1 . по командам с распределителя 22.

В качестве примера с двухсторонним информационным обменом рассмотрим работу управляющего регистра 12 блока 13 управления .

Иэ второго блока 11 коммутации через блок 23 адресации побайтно, последовательно, со спецификой асинхронного обмена поступает информация.

При этом с помощью блока адресации

23производится адресация всего управляющего регистра, а затем начинается прием информации по командам с распределителя 22. При этом преобразователь 17 входных кодов работает аналогично рассмотренному выае и преобразует информацию (дан ные, команды, параметры) из формата, принятого в блоке 11 коммутации,в формат, принятый в блоке 13 управления. При этом переключатель 21 в зависимости от режима работы передает информацию о параметрах из регистра 20 параметров преобразователя 17 кодов на вход приема блока 13 управления.

При передаче информации в блок 11 коммутации через первые входы управляющего регистра, преобразователь

24 кодов преобразует информацию из формата, принятого в блоке 13 управ" ления, в формат, принятый в блоке 11 коммутации. При этом блок 13 управления по команде с выхода распределителя 31 записывает данные, параметры и команды в регистры 30 данных 30., параметров 30,и команд 30>.

По командам со второго распределителя 31, который переводится в нужное положение по командам с блока 23 адресации, информация иэ вторых регистров 30 побайтно, последовательно, со спецификой асинхронного обмена переводится иэ формата, удобного для блока 13 управления с помощью преобразователя 29 кодов, переключателя

28, генератора 27 дополнительных кодов, кодов символов 26 в формат, принятый для обмена по блоку 11 коммутации. При этом преобразователь

29 кодов переводит информацию о данных, параметрах и командах из позиционных кодов в двоичные.

Генератор 27 дополнительных ко5

ЗО

40 дов.дополняет малораэрядные двоичные коды до двоичных чисел, которые можно передавать в блок коммутации, записывает 0 в свободные разряды, расставляет метки, специальные.контрольные точки или дополняет до . стандартного кода обмена. Генератор

26 крдов символов формирует недостающие символы, несущие информацию о разделителях, специальных символах между передачами дан ных, параметров, команд. Переключатель 25 собирает

55 преобразованные коды данных, параметров и команд с соответствующих выходов генераторов кодов символов и дополнительных кодов. Блок 23 адресации проводит согласование передаваемой и принимаемой информации по электрическим параметрам (по мощности, фронтам импульсов, по электрической развязке и нагрузке), а также адресует весь управляющий регистр и управляет распределителем

788115

3l а также обеспечивает асинхронный обмен блоку 11 коммутации.

Регистры 30, преобразователь кодов 29, первый 25 переключатель, блок

28 переключателей, генераторы дополнительных кодов 27 и кодов символов

26 образуют преобразователь 24 форматов передачи и преобразуют информацию из формата, принятого в блоке 13 управления, в формат, принятый в блоке 11 коммутации по командам с распределителя 31 команд.

Для обеспечения двухстороннего информационного обмена между двумя разноскоростными, разноформатными блоками 11 и 15 коммутации в предлагаемом устройстве используется четвертый управляющий регистр 14, который выполнен на блок-схеме (фиг. 4) .

Особенностью этого управляющего регистра является введение блока адресации 33 и исключение в части приема информации переключателя 21. При этом второй б) ок 32 адресации согласует принимаемую и передаваемую информацию по электрическим параметрам, а также адресует весь управляющий регистр со стороны блока 16 коммутации, а также обеспечивает асинхронный двухсторонний обмен по этому блоку коммутации. Блок 33 адресации, выполняя аналогичные Функции, но со стороны блока 11 коммутации, дополнительно управляет первым и BTQрым распределителями 22 и 31. Функции преобразования информации в преобразователях 17,24 кодов аналогичные выше рассмотренным.

При этом Форматы регистров 20, 30 и 30 и 30 в этих узлах согласованы с форматами информации, передаваемой по блоку 15 коммутации и блоку 11 коммутации.

Таким образом, в устройстве управляющие регистры выполнены в соответствии со спецификой функциональных, системных особенностей применения соответствующих устройств (только приема, двухстороннего обмена между блоками шин инФормацией) по единому принципу побайтного, последовательного, асинхронного обмена. Это позволяет в целом существенно сократить время обмена за счет упрощения аппаратурной реализации управляющих регистров, программу управления (часть этих функций выполняют сами управляющие регистры), а также в целом повысить общее быстродействие адаптивного ко.— дирования многомерных сигналов. формула изобретения

1. Устройство для кодирования случайного процесса, содержащее блок управления, первые вход и выход которого подключены соответственно к первым выходу и входу первого управляющего регистра, второй управляющий регистр, первые вход и выход которогo c,oe HHeH BepBbIMH выходами и входом цифроаналогового преобразователя, аналого-цифровой преобразователь, первые вход и выход которого соединены с первыми входами и выходом третьего управляющего регистра, четвертый .управляющий регистр, перьые вход и выход которого подключе1Ц ны к первым входу и выходу первого блока ксммутации, вторые входы и выходы всех управляющих регистров и .первые вход и выход пятого управляющего регистра соединены с соответствующичи входом и выходом второго блока коммутации, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него вве2О

5О

65 дены L-усилителей, коммутатор, групповой усилитель и два дополнительных управляющих регистра, при этом первые входы и выходы Ь-усилителей соединены с первыми входом и выходом первого управляющего дополнительного регистра, первые вход и выход второго дополнительного управляющего регистра подключены к первым выходу и входу коммутатора, другие входы которого соединены со вторыми выходами усилителей, вторые входы которых являются соответствуюшими входами устройства, вторые вход и выход первого и второго дополните-. льных управляющих регистров подключены к соответствующим входам и выходам второго блока коммутации.

2. Устройство по п.1, о т л и чающеес я тем, что первый и второй дополнительные управлякщие регистры и второй управляющий регис тр содержат блок адрес аци и, р аспределитель и блок преобразования входных кодов, состоящий из селекторов, дешифраторов, регистров и переключателя, при этом первые информационные выходы блока адресации подключены к информационным входам селектора, распределителя и к первой группе информационных входов регистров, выходы регистров, кроме

i-го,объединены с выходом переключателя, со вторым информационным выходом блока адресации и являются первым выходом управляющего регистра, выходы селекторов соединены с соответствующими иьформационными входами дешифраторов, выходы которых подключены ко второй группе информационных входов регистров, управляющие входы которых объединены с управляющими входами селекторов, дешифраторов и переключателя и подключены к первому выходу распределителя, второй выход которого соединен с первым входом блока адресации, второй вход которого является первым входоМ управляющего регистра, третьи вход и выход блока адресации являются вто788115

12 рым выходом и входом управляющего регистра, выход i-ro регистра подключен к информационному входу переключателя.

3. Устройство по п.2, о т л и ч а ю щ е е с я тем, что первый, третий и пятый управляющие регистры содержат блок адресации, блок преобразования входных кодов, два распределителя, первый переключатель и блок преобразования выходных кодов, состоящий иэ переключателя генератопа кодов символов,,генератора дополнительных кодов, блока переключателей, преобразователей позиционного кода в двоичный и регистров, входы которых являются первыми входами управляющего регистра, управляющие входы регистров, преобразователей позиционных кодов в двоичный, блока переключателей, генераторов кодов символов и дополнительных кодов и первый управляющий вход второго переключателя объединены и подключены к первому выходу первого распределителя, второй выход .которого соединен с первым входом блока адресации, информационные выходы которого соединены с информационными входами блока преобразования входных кодов, первого распределителя, второго переключателя и второго распределителя, первый выход которого соединен со вторым входом блока адресации третий вход которого подключен к выходу переключателя блока преобразования выходных кодов, второй управляющий вход переключателя блока преобразования выходных кодов соединен с выходом генератора кодов символов, третий управляющий вход переключателя блока преобразования выходных кодов подключен ко второму выходу генератора дополнительныМ кодов, информационные входы которого соединены с соответствующими

Выходами блока переключателей, информационные входИ которого подключены к выходам преобразователей позиционных кодов в двоичный, информационные входы которых соединены с выходами регистров, первый выход переключателя объединен с первым выходом блока преобразования входных кодов и является первым выходом управляющего регистра, второй выход второго распределителя подключен к управляющему вхрду блока преобразования вход%

$5

29

ЗО

45 ных кодов, второй выход которого соединен со входом переключателя, четвертый вход и выход блока адресации являются соответственно вторыми входом и выходом управляющего регистра.

4. Устройство по пп.1,2 и 3, о тл и ч а ю щ е е с я тем, что четвертый управляющий регистр содержит два распределителя, два блока адресации, преобразователь входных кодов и преобразователь выходных кодов, причем выход преобразователя входных кодов подключен к первому информационному входу первого блока адресации, второй информационный вход которого соединен с выходом преобразователя входных кодов, информационный вход " которого объединен с информационными входами первого распределителя, преобразователя выходных кодов и второго распределителя и подключен к первому информационному выходу второго блока адресации, первый управляющий вход второго блока адресации соединен с первым выходом второго распределителя, второй выход которого подключен к управляющему входу преобразователя выходных кодов, второй управляющий вход второго блока адресации соединен с первым выходом .первого распределителя, второй выход которого подключен к управляющему входу преобразователя входных кодов, второй информационный выход второго блока адресации объединен с первым выходом первого блока адресации и является первыч выходом управляющего регистра, второй вход первого блока адресации является первым входом управляющего регистра, второй выход первого блока адресации подключен к информационному входу второго блока адресации, первые и вторые вход и выход которого являются соответственно вторыми входом и выходом управляющего регистра.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 33456 7, кл . G 06 F 15/36, 1972, 2. Авторское свидетельство СССР . по заявке 92653223/18-24,кл.G 06 F 15/3

1978.

788115

Фиг. Ф

Фиг 2

Составитель Л. Григорьян-Чтенц

Редактор И. Нанкина Техред Н.Ковалева е

Корректор С. Щомак

Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Заказ 8354/57 .Тираж 751

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5