Устройство для сравнения фаз двух электрических величин

 

(л г

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскнх

Соцналнстнческнх

Республик

< 788256 (61) Дополнительное к авт. свид-ву— (22) Заявлено 05.01.79 (21) 2731258/24-07 с присоединением заявки №вЂ” (23) Приоритет— (5I ) М. Кл.з

Н 02 Н 3/38

Н 01 Н 83/16

Гасударственный комитет

Опубликовано 15.12.80. Бюллетень № 46

Дата опубликования описания 25.12.80 (53) УДК 621.316..925 (088.8) по делам иаооретений и открытий (72) Авторы изобретения

Г. С. Нудельман, Ю. Я. Лямец и В. М. Шевцов (71) Заявитель (54) УСТРОИСТВО ДЛЯ СРАВНЕНИЯ ФАЗ ДВУХ

ЭЛЕКТРИЧЕСКИХ ВЕЛИЧИН

Изобретение относится к электротехнике и может быть использовано для построения реле направления мощности, реле сопротивления и ряда других фазосравнивающих устройств.

Известны устройства сравнения фаз, основанные на определении длительности временных интервалов (1).

Они могут быть выделены в две основные группы: устройства, в которых содержится время-измерительный элемент для сравнения длительности временных интервалов (обычно интервалов совладения знаков двух сравниваемых величин) с заданной длительностью (2); устройства, в которых содержится время-измерительный элемент для сравнения длительности одних временных интервалов с длительностью других интервалов (обычно для сравнения времени совпадения знаков двух сравниваемых величин с временем их несовпадения) (31.

Устройства первой группы имеют низкую помехоустойчивость и в настоящее время находят применение, как правило, лишь в сочетании с частотно-избирательными фильтрами в преобразующей части реле.

Устройства второй группы, напротив, в последнее время все шире внедряются в практику релейной защиты.

Указанные устройства содержат блоки совпадения сравниваемых величин, интегра5 торы в качестве время-измерительных элементов, исполнительные органы, например в виде триггера Шмитта (4).

Наиболее близким по технической сущности к предлагаемому является устройство для сравнения фаз, относящееся ко второй то группе, оно удачно сочетает в себе достоинства реле в которых осуществляется сравнение времени совпадения знаков электрических величин с временем их несовпадения с достоинствами реле двойного сравнения фаз (5).

Недостатком этого устройства для сравнения фаз является то, что время срабатывания реле, выполненного на его основе достаточно велико, хотя оно и меньше, чем у существовавших ранее устройств сравнео ния фаз.

Цель изобретения — повышение быстродействия устройства.

Указанная цель достигается тем, что устройство для сравнения фаз двух электри788256 ческих величин, содержащее блок совпадения положительных знаков сравниваемых величин, рабочий выход которого подключен к входу заряда одного интегратора, выход которого через ограничитель напряжения подключен к одному входу сумматора, блок совпадения отрицательных знаков сравниваемых величин, рабочий выход которого подключен к входу заряда другого интегратора, выход которого через другой ограничитель напряжения подключен к второму входу сумматора, на выходе которого включен исполнительный орган, дополнительно введены два блока запрета и элемент

ИЛИ, причем рабочие выходы блоков совпадения подключены к входам элемента ИЛИ выход которого подключен к управляющим входам блоков запрета, каждый из которых включен между тормозным выходом и входом разряда соответствующих блока совпадения и интегратора.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — временные диаграммы работы устройства; на фиг. 3— зависимости времени срабатывания от разности фаз предлагаемого устройства и прототипа.

Устройство содержит блоки 1 и 2 совпадения положительных отрицательных знаков сравниваемых величин, интеграторы 3 и 4 с разделенными входами заряда и разряда, ограничители 5 и 6 напряжения, сумматор 7, исполнительный орган- (триггер) 8, элемент

ИЛИ 9, блоки 10 и 11 запрета.

Входы блоков 1 и 2 совпадения соединены с источниками сравниваемых величин ! и 1 . Выходы блоков 1 и 2 совпадения, обеспечивающие рабочий сигнал, соединены каждый с соответствующим интегратором 3 или 4 (c цепью заряда интегратора), и кроме того, объединены элементом 9 ИЛИ. Другие выходы блоков 1 и 2 совпадения, обеспечивающие тормозной сигнал, соединены через блоки 10 или 11 запрета каждый с соответствующим интегратором (с цепью разряда интегратора), а управляющие входы блоков 10 и 11 запрета подключены к выходу элемента 9 ИЛИ Выходы интеграторов 3 и 4 через ограничители 5 и б напряжения подключены ко входам сумматора 7 на выходе которого включен исполнительный орган 8.

В ряде случаев оказывается целесообразным формировать тормозной сигнал от источника оперативного напряжения, осуществляющего питание полупроводниковой части устройства для сравнения фаз; в этом случае цепи разряда интеграторов подключаются не к выходам блоков совпадения, а к источнику оперативного напряжения.

Устройство работает следующим образом

Выходной сигнал с выхода блока 1 совпадения, положительный на интервалах совпадения положительных знаков сравниваемых величин и отрицательный в остальное

= Kz. (Un++ Un,- ) где Ц„,,U» -напряжения на выходе, соответственно, первого 3 и второго 4 интеграторов;

К -коэффициент суммирования.

Величина U< сравнивается посредством триггера с верхним порогом Uc (порог срабатывания) и нижним порогом Ub (порог возврата) . При изображении процессов сравнения фаз (фиг. 2) принято, что интегрирование близко к идеальному, а коэффициент К = 1.

В диапазоне углов 180 ))ф1) у,экстремумы суммарного напряжения определяются по формулам

UK т.о» = 2UO1+Ka 2 К3 < > (2)

IVI (3) UZ1»iw = 2(1о1, 40 а в диапазоне углов 1р )!ф!)1р3

U 111 = 21.)о1+ Кз — — — — lq(У (4)

Т 14- 14

43

U < « — — 2U 1 + 2K 3+ — )ф(. (5) В точке, предшествующей критическому ,а углу Рз (фиг- 2а) = 21-1о1+ Kp — —, (0)

Т 1

L 1 Э

Ug111g — = 2U р1+ ЗКр =

Ф (a) время, поступает на интегратор 3, причем выходное напряжение интегратора ограничено двумя пределами U р1 (нижний предел) и Uz> (верхний предел).

Интегрирование ведется с постоянной за

5 ряда т3 при положительном знаке выходного напряжения блока совпадения и с постоянной разряда, при отрицательном знаке этого напряжения.

Выходной сигнал с выхода другого блока 2 совпадения, положительный на интерщ валаХ совпадения отрицательных знаков сравниваемых величин и отрицательный в остальное время, поступает на второй интегратор 4, выполненный аналогично описанному выше.

В моменты появления положительных сигналов на выходе любого из блоков совпадения приостанавливается процесс разряда в каждом интеграторе (фиг. 2).

На выходе сумматора 7 образуется контролируемое напряжение: то

788256

tcPi = с + tx

Я пах 2 + х где

Уд Vol. x= ь о

Учитывая, что

T 3 г xi< = 2U о, К, .,+2 (8) (9) L

Uoz = Kate = 2Kpt„

1S получим

ЗЧ V. Р < 1+2 1 2

Up i = 2U o — ЗК р—

И( (10

ЖЧ т Р пах

U g tna. = 2(-1 о г — K—

Ipl

Формула изобретения

1 Т н 1+2tj 2.

Т. сp т i%. 1 1Ф1ах

= 2(-1о(+ КР2 2 + (7) В точке, следующей за углом р4, в установившемся режиме (фиг. 2 б) Ug и ат.= 2U02 — К вЂ”

Т г +2л

И наконец, в диапазоне углов ср ) <ф) О

Благодаря приостановке интегрирования крутизна зависимости (3 а„, Ug < и

hUq возросли по сравнению с прототипом.

Это позволяет повысить точность сравнения фаз за счет увеличения разности U — Ug порогов триггера при неизменных пределах ограничителя.

Полагая, что <р = <р4, — — — — — 1;

Ugq = О оценим предельное быстродействие устройства сравнения фаз с приостановкой интегрирования.

Интервалы совпадения и несовпадения знаков сравниваемых величин при угле с .

На границе рабочей зоны

1 1+3 .

tcPag — — Т + 4= — g+2 Т, при условии, что cp= 90 () = 0,5) составляет 15 и 25 мс (для переменного тока частоты 50 Гц). При cp= О, т. е. на линии максимальной чувствительности (- с Кз(с + Кр(н К + (и

25 что составляет 7,5 и 12,5 мс.

Зависимость времени срабатывания от разности фаз в предлагаемом устройстве, в котором осуществляется интегрирование с приостановкой, проходит ниже, чем у известью ного, в котором осуществляется непрерывное интегрирование (фиг. 3).

Использование изобретения позволяет создать реле, обладающее высокими техническими характеристиками.

Устройство для сравнения фаз двух электрических величин, содержащее блок совпадения положительных знаков сравниваемых величин, рабочий выход которого подключен к входу заряда одного интегратора, выход которого через ограничитель напряжения подключен к одному входу сумматора, блок совпадения отрицательных знаков сравни4 ваемых величин, рабочий выход которого подключен к входу заряда другого интегратора, выход которого через другой ограничитель напряжения подключен к второму входу сумматора, на выходе которого включен исполнительный орган, отличающееся тем, что, с целью повышения быстродействия, в него дополнительно введены два блока запрета и элемент ИЛИ, причем рабочие выходы блоков совпадения подключены к входам элемента ИЛИ, выход которого подключен к управляющим входам блоков запрета, каждый вз которых включен между тормозным выходом и входом разряда соответствующих блока совпадения и интегратора.

788256 фие.!

МС

Составитель А. Васильев

Техред A. Бойкас Корректор Ю. Макаренко

Тираж 783 Подписное

Редактор П. Бабич

Заказ 8369/64

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Источники информации, принятые во внимание при экспертизе

1. Фабрикант В. Л. Основы теории построения измерительных органов релейной защиты. М., «Высшая школа», 1968, с. 267.

2. Авторское свидетельство СССР № 146843, кл. Н 02 К 3/38, 1965.

3. Авторское свидетельство СССР № 155552, кл. G 01 P 25/00, 1966.

4. ЧНапоч А., Pew N„Tsaperkov V.

Использование интегральных схем в релейной защите.-Сб. «Релейная защита и противоаварийная автоматика», С 1 G R Е, М., «Энергия», 1976, с. 37 — 50.

5. Авторское свидетельство СССР по заявке № 2548066/24-07, кл. Н 02 Н 3/38, 1978.