Устройство для измерения временных интервалов

 

Союз Советских

Социалистических

Республик (ii) 789860 (61) Дополнительное к авт. свид-ву-. (22) Заявлено 07. 12. 78 (2! ) 2694184/18-21 с присоединением заявки Нов (23) Приоритет—

Опубликовано 231280, Б>оллетень Мо 47

Дата опубликования описания 25 ° 12. 80 (51)м к„.з

G 01 R 23/00

G 0 F 10/00

Государственный комитет

СССР по делам нзобретеннй н открытий (53) УДК 621. 317..762(088.8) (72) Авторы изобретения

4>.М. Андреев, Д.A. Нефедов и Н.Н. Шишов (71) Заявитель (84)УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ВРЕМЕННЫХ ИНТЕРВАЛОВ

Изобретение относится к радиотехнике и может быть использовано в радиолокационной и измерительной аппаратуре. известно устройство для автомати- 5 ческого определения временных сдвигов между экстремумами колебаний, содержащее блоки разрешения считывания, управляющий, согласующий и запоминающий блоки, регистры промежу- 0 точной памяти, сумматоры, блоки разрешения, управляющий блок и ключевые схемы (1) .

Недостатком этого устройства является возможность измерения лишь при известных статистических характеристиках случайного процесса.

Наиболее близким техническим решением к предлагаемому является устройство, содержащее временной кванти- 20 затор, первый, второй, третий и четвертый многоотводные блоки задер>кки и формирователь временных интервалов f2).

Недостатком известного устройства является невозможность измерения интервала времени, на котором случайные процессы являются стационарными. 30

Цель изобретения — расширение фун" кциональных воэможностей устройства.

Цель достигается тем, что в устройство для измерения временных интервалов, содержащее формирователь временных интервалов, логический блок и последовательно соединенные временной квантиэатор, первый, второй, третий и четвертый многоотводные блоки задержки, введены первый, второй, третий и четвертый блоки сравнения, последовательно соединенные первый формирователь и первый коммутатор, последовательно соединенные второй формирователь, второй коммутатор и дополнИтельный логический блок, последовательно соединенные первый сумматор, первый пороговый блок, первый логический обнаружитель и дополнительный блок задержки, а также последовательно соединенные второй сумматор, второй пороговый блок и второй логический обнаружитель, выход которого подключен к первому входу формирователя временных интервалов, второй вход которого соединен с выходом дополнительного блока задержки, при этом выходы перного, второго, трет его и четверто789860 го многоотводных блоков задержки подключены к первым входам первого, второго, третьего и четвертого блоков сравнения, второй вход первого блока сравнения соединен с выходом временного квантизатора и с вторым входом второго блока сравнения, второй вход третьего блока сравнения подключен выходу второго многоотводного блока задержки и к второму входу четвер-. того блока сравнения, выходы первого и третьего блоков сравнения соедине» ны с первыми входами первого и втс— рого сумматора соответственно, вторые входы которых подключены к выходам логического блока и дополнительного логического блока, выходы второго .блока сравнения соединены с первыми входами логического блока, вторые входы которого подключены к выходам первого коммутатора, последний выход которого соединен с входом первого формирователя, выходы четвертого блока сравнения подключены к вторым входам дополнительного логического блока, последний из первых входов которого соединен с входом второго формирователя, а вторые входы первого и второго коммутаторов подключены к выходам первого и второго пороговых блоков соответственно.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 эпюры, поясняющие работу устройства.

Устройство содержит временной квантизатор 1, многоотводные блоки

2, 3, 4, 5 задержки, формирователь

6 временных интервалов, блоки 7, 8, 9 и 10 сравнения, логический блок

11, первый сумматор 12, первый пороговый блок 13, первый логический обнаружитель 14, дополнительный блок

15 задержки, дополнительный логический блок 16, второй сумматор 17, второй пороговый блок 18, второй логический обнаружитель 19, первый коммутатор 20>первый формирователь

21, второй коммутатор 22 и второй формирователь 23.

На фиг. 2 обозначены процессы: а — на входе многоотводного блока

2 задержки; б — на входе многоотводного блока 4 задержки; в — на выходе второго логического обнаружителя

19 r — на выходе первого логическоI го обнаружителя 14; д — на выходе дополнительного блока 15 задержки; е — на выходе формирователя 6 временных интервалов.

Устройство работает следующим образом.

В стационарном режиме схемы запрета логических блоков 11 и 16 закрыты.

Рассмотрим Ьначале, как происходит обнаружение моментов нарушения стационарности процесса вследствие возрастания, например, его числовых характеристик: дисперсии, математичто для устранения его влияния на вероятность правильного обнаружения будут подключены все дополнительные каналы,-импульс включения последней схемы в дополнительном логическом блоке 16 будет подан через второй формирователь 23 для установки второго коммутатора 22 в исходное состояние через и,и устройство будет подготовлено для определения следующего момента появления передней "кромки" процесса. При выполнении в обнаружителе 19 заданной логики обнаружения "К" из " L " будет выработан импульс обнаружения перед5 (0

f5

3S

40 ческого ожидания и т.д. В дальнейшем будем называть такие нарушения стационарности процесса в сторону возрастания "передней кромкои" и соответственно нарушения стационарности процесса противоположного характера в сторону уменьшения "задней кромкой". Во втором сумматоре 17 осуществляется суммирование числа превышении входным сигналом сигналов с отводов третьего блока 4 задержки.

Для этого сигналы с выхода второго блока 3 задержки подаются на третий и четвертый блоки 9 и 10 сравнения соответственно, на выходах которых положительный результат сравнения образуется в том случае, если значение процесса на выходе второго блока 3 задержки больше, чем значения процесса, снимаемые с отводов, третьего и четвертого блоков задержки и подаваемые на вторые входы этих элементов.

При превышении в данный момент времени числом положительных результатов сравнений некоторого заранее заданного порога 0,>,>,> на выходе второго порогового блока 18 вырабатывается стандартный импульс обнаружения, подаваемый на второй логический обнаружитель 19, реализующий логику "К" из " 4 ", и второй коммутатор 22. При выполнении логики в обнаружителе 19 вырабатывается импульс обнаружения передней "кромки" случайного процесса (фиг-. 2в).

При последующем формировании импульса на выходе второго порогового блока 18 на соответствующем выходе второго коммутатора 22 вырабатывается потенциал, открывающий одну из схем дополнительного логического блока 16. Тем самым ко входу второго сумматора 17 подключается выход блока сравнения. Благоцаря этому, поддерживается постоянным объем выборки, предшествующии "кромке" случайного процесса. Это необходимо для того, чтобы обеспечить сохранность требуемой вероятности обнаружения

"кромки" процесса на выходе второго порогового блока 18. Когда передняя

"кромка" продвинется вдоль третьего многоотводного блока 4 задержки так, 789860 ней "кромки" процесса (фиг. 2в), за- держанный относительно передней

"кромки" процесса на величину, =7: 4, Он подается для запуска формирователя 6 временных интервалов. При этом, в течение всего времени обнаружения передней "кромки" процесса, схемы логического блока 11 будут закрыты, так как в этом случае сигнал на выходе временного квантизатора 1 не меньше сигналов с отводов первого многоотводного блока 2 задержки, подключенных к первому блоку 7 сравнения. Поэтому уровень порога О„о превышен не будет.

С появлением задней "кромки" процесса на входе первого многоотводного блока 2 задержки в результате работы блока 7 сравнения будут выработаны сигналы положительных результатов сравнения, сумма которых начнет превышать уровень порога перaoro o o o o o K 13 Un»

На выходе последнего будет сформирован стандартный импульс. При этом на выходах блоков 7 и 8 сравнения положительный результат сравнения вырабатывается в том случае, если значение процесса на выходе квантизатора 1 меньше, чем значения процесса, снимаемые с отводов первого и второго блоков 2 и 3 задержки соответственно и подаваемые на вторые входы этих элементов. Импульсы превышения 0 до q поступают на входы первого коммутатора 20 и первого обнаружителя 14 "К" из " )„ ". Коммутатор при этом вырабатывает. сигнал, отпирающий одну из схем логического блока 11, благодаря чему обеспечивается сохранение объема выборки входного процесса со старой дисперсией или прежним законом распределений. Вследствие этого логика работы порогового узла остается неизменной. При выполнении в первом обнаружителе 14 заданной логики обнаружения вырабатывается импульс обнаружения задней "кромки" процесса (фиг. 2г), который через дополнительный блок 15 задержки (фиг. 2 д) пода ется на второй вход формирователя

6 временных интервалов. В результате этого с выхода формирователя 6 будет сниматься импульс (фиг. 2е), содержащий информацию о временном положении передних и задних "кромок" процесса и длительности интервала стационарности.

В качестве .формирователя 6 временных интервалов может быть использован, например, обыкновенный триггер.

Проанализируем показатели качества обнаружения моментов нарушения, стационарности процесса применительно к предлагаемому устройству. Для обнаружения передней и задней "кромок" процесса в этом устройстве используются два непараметрических обнаружителя, первый из которых содержит блоки 2, 3, 7, 8, 11, 13, сумматор 12,а второй — 4,5,9, 10, 16,18 и второй сумматор 17. Алгоритм обнаружения 1 этапа на выходе порогового устройства, при обнарУжении передней"кромки" процесса может быть представлен в виде з <)н (ц - J ) + 3

tG — — > т, i=1 а на выходе первого порогового блока 13 при обнаружении задней "кромки" процесса и з(<р (g„.- i ) q

15 2

1=1 где пороговое число rv < и, n -N - число отводов линии задержки непара-метрического обнаружителя, U — выборочное значение процесса на входе

2О непараметрического обнаружителя.

Как правило (3), выбирают m=n.

В этом случае вероятности ложной тревоги и правильного обнаружения случайного процесса с новой интенсивностью определяются соответственно выражениями

GQ и»

Р„= Х и, Ь) д» П У „() д, о 1:1О

11 Х ь ®n «)d» П J® (ч)д О " Х „ :1О (2) p(-1}t-()

r(i + +) (ь)

60 где Г(Х)- гамма-4> JHKL|.HH

Так как при выдаче сигнала обнаружения на выходе порогового блока

18 с помощью дополнительного логического блока 16 проводится подключение ко второму сумматору 17 выРассмотрим случай, когда огибающая помехового фона до момента изменения интенсивности "скачка" имеет распределение Релея бч

n(") GWe»P Ж (з)

1 п п

40 а после "скачка" интенсивности — то же распределение, но с измененной дисперсией

0 где S — степень различия дисперсий помехи до и после "скачка".

Тогда вероятности ложной тревоги Р „ и правильного обнаружения

Р момента "скачка" на 1 этапе,т.е.

1 о на выходах пороговых блоков 13 и 18 определяются из (1) и (2) с учетом (3) и (4) в виде р,„-,+

709860 х одов блока 10 сравнения,то вероятность правильного обнаружения в следующий момент времени новой интенсивности помехи следует определять с уче том вероятности правильного обнаружения этого процесса в предыдущий момент времени. Среднее значение этой вероятности равно

Р = ) я„(к)а 67а (Из (И-р +

2 О 11Х

ht1 .7)

+ а„(х)а«П 1Ъ,(Ч)ач Рд

О ИZ 1=2 Х И1

1 °

Вследствие того, что выборочные значения помехи не коррелированы и имеют одинаковые распределения,, выражение (7) становится адекватным выражению (6).

Решение об обнаружении "кромки" процесса принимается в том слуЧае, когда в Ь последовательных выборках будет иметь место К обнаружений.

Для этих целей используется обнаружитель 19 типа "К" из "L". Вероятность правильного обнаружения "кромки" процесса Р, на выходе такого г обнаружителя

L где К вЂ” порог I I этапа, C„=Lf

С учетом (6). (Г(и ")) (Г(„— "1)1

Р =L.) х

Г

Г (и+ 1) Г (— „, <)

Г (и+1 + (9)

При этом вероятность ложного обнаружения (тревоги) на выходе обнаружителей 14 или 19 равны

Р,-(„„) z с „,, «m

Полученные выражения могут быть также использованы для определения вероятности правильного обнаружения задней "кромки" процесса. Задаваясь числом и, требуемым значением L можно определить по формуле (10) логику обнаружения, т.е. число К, удовлетворяющую задаваемой величине вероятности. ложной тревоги Р на выходе обнаружителя 19. Для L = О, значений п = 10 и n = 30, вероятностей ложной тревоги Р = 10 и

10 приведены кривые вероятности пранильного обнаружения момента нарушения стационарности. случайного процесса устройством (фиг. 1) и для сравнения кривые обнаружения при использовании идеального обнаружителя (сплошные линии). B рассматриваемом случае, когда случайный процесс имеет распределение вида (3)

М таким идеальным обнаружителем является идеальный некогерентный накопитель, Из графиков следует, что уменьшение требуемого значения вероятности ложнои тревоги на выходе обнаружителя 19 также как и уменьшение числа отводов приводит к возрастанию потерь по сравнению со случаем идеального накопления.. Приведенные графики позволяют произвести выбор требуемого числа отводов линий задержки,а также необходимой логики обнаружения.

Таким образом, применение данного устройства в отличие от прототипа позволяет измерять интервал стационарности помехового колебания, что расширяет его функциональные возможности.

Формула изобретения

Устройство для измерения временных интервалов, содержащее формирователь временных интервалов, логический блок и последовательно соединенные временной квантизатор, первый, второй, третий и четвертый многоотводные блоки задержки, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него введены первый, второй, третий и четвертый блоки сравнения, последовательно соединенные первый формирователь и первый коммутатор,. последовательно соединенные второй формирователь, второй коммутатор и дополнительный логический блок, последовательно соединенные первый сумматор, первый пороговый блок, первый логический обнаружитель и дополнительный блок задержки,а также последовательно соединенные второй сумматор, второй пороговый блок и второй логический обнаружитель,выход которого подключен к первому входу формирователя временных интервалов, второй вход которого соединен с выходом дополнительного блока задержки, при этом выходы первого, второго, третьего и четвертого многоотводных блокон задержки подключены к первым входам первого, второго, третьего и четвертого блоков сравнения, второй вход первого блока сравнения соединен с выходом временного квантизатора и с вторым входом второго блока сравнения, второй вход третьего блока сравнения подключен к выходу второго многоотводного блока задержки и к второму входу четвертого блока сравнения, выходы первого и третьего блоков сравнения соединены с первыми входами первого и второго сумматора соответственно, вторые входы которых подключены к выходам логического блока и дополнительного логического блока, выходы второго блока сравнения соединены с первыgg ми входами логического блока, вторые входы которого подключены к ныходам первого коммутатора, последний выход которого соединен с нходом первого формирователя, выходы четвертого блока сравнения подклю 89860

1О

Фиг. Я

Составитель Л.Воронина:

Редактор М. Габуда Техред М.Рейвес. КорректорС. Шекмар

Заказ 9031/43 Тираж 1019 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4,чены к вторым входам дополнительного логического блока, последний из йервых входов которого соединен .с.входом второго формирователя, а вторые входы первого и второго коммутаторов подключены к выходам первого и второго пороговых блоков соответственно.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 506818, кл. 6 01 Ч 1/30, 1976, 2. Заявка Великобритании

Р 1411058, кл. G 01 R 23/02; 1975.