Устройство для контроля блоков памяти

 

"".<э чд л ге

1,. с i- ОП И ИЕ

ИЗОБРЕТЕН ИЯ

Союз Советсник

Социалистичесник

Республик

<»790019

4 г

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6!) Дополнительное к авт. свид-ву (22) Заявлено 26.01. 79 (2! ) 2722147/18-24 (51) М. Кл; с присоединением заявки Ж

6 11 С 29!00

Государственный комитет

СССР (23) Приоритет ло делам изобретеиий и открытий

Опубликовано 23.12.80. Бюллетень .% 47 (53) УДК681,326 (088. 8) Дата опубликоваыия описания 25 . 1 2 . 80 (72) Авторы изобретения

В. П. Андреев, А. Н. Иванов и Ю. И. Щетинин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ

Изобретение относится к запоминающим устройствам.

Известно устройство для контроля блоков памяти, в котором информация, считанная из запоминающего блока, сравнивается с эталоном,.соответству5 ющим адресу проверки (lj.

Однако в нем производится только контроль содержимого запрограммированного накопителя запоминающего блока.

Наиболее близким по технической сущности к предлагаемому является устройство для контроля однократно программируемых запоминающих блоков, со-.

15 держащее блок управления, выходы и входы которого соединены соответственно с входами и выходами первого и второго счетчиков, коммутаторы, управляющие входы которых соединены с выходами блока управления, кодовые входы с выходами одного из счетчиков, а выходы коммутаторов подключены к входам блока сравнения (2).

Однако это устройство не может быть использовано для контроля однократно программируемых блоков памяти, так как запись приводит к необратимому изменению элемента памяти,что сужает область применения устройства.

Цель изобретения — расширение области применения устройства за счет обеспечения возможности контроля однократно программируемых блоков памяти.

Поставленная цель достигается тем, что в устройство для контроля блоков памяти, содержащее счетчики, коммутатор, схему сравнения и блок управления, одни из выходов которого подкпючены соответственно ко входам счетчиков, первому входу коммутатора и перI вому выходу устройства, одни из вхо— дов блока управления соединены с первыми выходами счетчиков и выходом схемы сравнения, первый вход которой соединен со входом устройства, вторые

790019 4

3 входы счетчиков подключены соответст— венно ко второму и третьему входам коммутатора, выход которого соединен со вторым выходом устройства, введены триггер и регистр сдвига, причем входы триггера подключены к первым выходам счетчиков, выход триггера соединен с первым входом регистра сдвига, второй вход и первый выход которого подключены соответственно к другим выходу и входу блока управления, второй выход регистра сдвига соединен с третьим выходом устройс..ва и вторым входом схемы сравнения.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит блок 1 управления, счетчики 2 и 3, служащие для формирования кодов адресов, триггер 4, служащий для формирования контрольного разряда кода эталона, коммутатор 5, регистр 6 сдвига, схему 7 сравнения. Вход и Выходы устройства соединяются с выходом и входами контролируемого блока 8 памяти, Одни из выходов блока 1 подключены соответственно.ко входам счетчиков, первому входу коммутатора 5 и первому выходу устройства. Одни из входов блока 1 соединены с первыми выходами счетчиков 2 и 3 и выходом схемы 7 сравнения, первый вход которого соеди-, нен со входом устройства. Вторые входы счетчиков 2 и 3 подключены соответственно ко второму и третьему входам коммутатора 5, выход которого соединен со вторым выходом устройства.

Входы триггера 4 подключены к первым выходам счетчиков 2 и 3. Выход триггера 4 соединен с первым входом регистра б сдвига, второй вход и первый выход которого подключены соответственнб к другим выходу и входу бло ка 1 управления. Второй выход регистра б сдвига соединен с третьим выходом устройства и вторым входом схемы 7 сравнения.

Допустим, что емкость контролируемого блока 8 памяти составляет

15

25

Tr 4 Сс 2 Съ 3 Рг б

1 00 00 001

1 00 00 001

1 00 00 011

1 00 00 011

Начало

Запись 001 по АК

Наименование операции

Запись 001 по АК

Чтение 001 по АК, Сдвиг (й+1) х (и+1) бит,где N — емкость накопителя блока памяти, а n — разрядность накопителя. Единицы добавляются за счет дополнительного контрольного адреса (АК) и контрольного разряда (PK). Для полной функциональной проверки однократно программируемого блока памяти необходимо убедиться в работоспособности его составных компонентов: адресных и разрядных формирователей, дешифраторов адреса, усилителей воспроизведения, формирователей сигналов управления, а также необходимо проектировать целостность самих элементов памяти накопителя.

Для контроля работоспособности компонентов блока памяти необходимо и достаточно убедиться в отсутствии замыкания и обрывов адресных и разрядных цепей и шин накопителя, так как любой отказ вышеперечисленных компонентов можно интерпретировать как обрыв или замыкание шин. Для контроля разрядных цепей и шин необходимо последовательно произвести запись в каждый разряд накопителя, включая ВК, по контрольному адресу АК, причем после каждой записи необходимо производить считывание и контроль по адресу АК, с целью проверки правильности записи в данный разряд и отсутствия записи в остальных разрядах. Далее, для конт оля адресных цепей и шин, необходи- о последовательно произвести запись

55 в контрольный разряд по каждому адресу. накопителя {кроме АК}, причем после каждой записи необходимо производить считывание и контроль информации по всем адресам, с целью проверки пра40 вильности записи по данному адресу и отсутствия записи по остальным адресам.

Устройство для контроля блоков па мяти работает следующим образом.

45 Пусть емкость контролируемого блока 1,4+1) x(2+1) т.е. 6 =4, Й = 2, тогда последовательность операции по проверке блока памяти имеет вид, представленный в таблице.

790019

Продолжение таблицы

Тг 4 Съ 2 Съ 3 Рг 6

Наименование операции

Чтение 011 по АК, Сдвиг

Запись Oll по АК

Чтение 111 по АК, Сдвиг

НОРМАЛИЗАЦИЯ

Запись 001 по AI=OO, Аl:=Аl+1

Чтение 001 по A2=00;Аl:=Al-l,, А2:=А2+1

Чтение 000 по А2=0),A):=Al-l, А2 .=А2+1

Чтение 000 по А2=10,АI:=Al-l, А2:=А2+I

Чтение 000.по A2=11,ÀI =Al-l

А2:=А2+1

Запись 001

1 00 00 111

1 00 00 11!

) 00 00 111

1 00 00 001

1 Ol 00 001

1 . 00 Ol 001

0 11 10 000

О 10 ll 000

0 01 00 000

1 10 00 001 по AI=OI,. Al:=А}+1 по A2=00,А1:=Al-!, 1 О! 01 001

1 00 10 001

О 11 11 000 по A2=0},AI:=Аl-l, по A2=10,A):=Аl:Аl-. 1, по A2=11,ÀI:=Al-l, 00 000

00 001

0

1 по A!=10, Al: =А 1+1 по A2=00,АI:=A}-I,А2:=

1 10 Qi 001 по A2=01,АI:=Al-!, 10 001

01 по A2= i 0, Al Аl - l, .

} 00 11 . 001 по A2=1},AI:=Al-l, 00 000

00 001.

01 001

О 11 по A}=i},АI:=Аl+1 1 по А2=00, Al: =А I - I,A2: =А2+11 при A2=01 Аl:=Аl-l, 00

10 10 001

01 11 001 по A2=10, Al:=Àl -1, по А2=11,A}:=Al-l, 00

00 001

00 001

КОНЕЦ

Примечание:Тр4

С, 3

@ 6

А: =А+!

Сдви

Запись, чтение

Чтение 001

А2:=А2+1

Чтение 001

А2:=А2+1

Чтение 000

А2:=А2+1

Чтение 000

А2:=А2+1.

Запись 001

Чтение 001

=А2+!

Чтение 001

А2:=А2+1

Чтение 001

А2:=A2+1

Чтение 000

А2:=А2+1

Запись 001

Чтение 001

Чтение 001

А2:=А2+1

Чтение 001

А2:=А2+1

Чтение 001

А2:=A2+1 триггер 4; счетчик 2 (формующий ход адрес А1); счетчик 3 (формирующий код адреса A2); — регистр 6; операция увеличения (уменьшения ) кода адреса на единицу; — операция сдвига кода эталона влево, — операция обращения к контролируемому запоминающему блоку.

7,790019 8

Таким образом, предлагаемое уст- ч а ю щ е е с я тем, что, с целью ройство обеспечивает возможность конт- расширения области применения устроля однократно программируемых блоков ройства за счет обеспечения возможпамяти. ности контроля однократно программируемых блоков памяти, оно содержит триггер и регистр сдвига, причем вхоФормула изобретения ды триггера подключены к первым выходам счетчиков, выход триггера соедиУстройство для контроля блоков па- нен с,первым входом регистра сдвига, мяти, содержащее счетчики, коммутатор,10 второй вход и первый выход которого схему сравнения и блок управления, подключены соответственно к другим одни из выходов которого подключены выходу и входу блока управления, соответственно ко входам счетчиков, второй выход регистра сдвига соедипервому входу коммутатора и первому нен с третьим выходом устройства и выходу устройства, одни из входов 1s вторым входом схемы сравнения. блока управления соединены с первыми вьгходами счетчиков и выходом схемы Источники информации, сравнения, первый вход которого со- принятые во внимание при экспертизе единен с входом устройства, вторые 1. Авторское. свидетельство СССР входы счетчиков подключены соответст- ро - 526954, кл. „11 С 29/00, 1975. венно ко второму и третьему входам 2. Авторское свидетельство СССР коммутатора, выход которого соединен по заявке N - 2680631/18-24,, с,вторым выходом устройства, о т л и- кл. Q 11 С 29/00, 1978 (прототип) .

Составитель В. Рудаков

Ре актор Л. Кеви Тех е А.Савка Ко екто A ° Гриценко

Заказ 4682 Тираж 662 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-,35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4