Устройство для контроля времени задержки включения и выключения схемы

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских .

Социалистических республик

< «790229 (61) Дополнительное к авт. свид-ву Р 720712, (22) Заявлено 29. 12 ° 78 (21) 2703480/18-21 с присоединением заявки « «о (23) Приоритет

Опубликовано 2М2ДО. Б«оллетень М 47

Дата опубликования описания 25 ° 12. 80 (51 Н 3

Н 03 К 5/18

Государственный комитет

СССР по делам изобретений н открытий (53) УДН 621.. .374.33(088.8) (72) Автор изобретения

О. В. Петухов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВРЕМЕНИ ЗАДЕРЖКИ

ВКЛЮЧЕНИЯ И ВЫКЛЮЧЕНИЯ СХЕМЫ

Изобретение относится к электроизмерительной технике и может быть использовано для контроля времени задержки включения и выключения интегральных микросхем.

Известны устройства, содержащие блок управления фазой сигнала, формирователь задержки сигнала, интегрирующий конденсатор, фиксатор уровня и формирователь предельно до- 1О пустимого времени задержки (11 .

Недостатки известных устройств заключа«отся в низкой достоверности контроля и ограниченных функциональных возможностях. 15

По основному авт. св. «т 720712 известно устройство для контроля времени задержки включения и выключения схемы, содержащее блок управления фазой входного сигнала 20 контролируемой схемы, формирователь предельно допустимого времени задержки, блок управления фазой выходного сигнала контролируемой схемы, формирователь импульсов и блок анализа 25 временного полбжения сигналов (2) .

Недостатками этого устройства также являются низкая достоверность контроля и ограниченные функциональные возможности, так как данное уст- 39 ройство не обеспечивает контроля времени задержки контролируемых схем со сложным законом функционирования и дифференциации брака контролируемь«х схем по виду.

Цель изобретения — повышение достоверности контроля и расширение фун кциональных возможностей.

Указанная цель достигается тем, что в известное устройство, содержащее блок управления фазой входного сигнала контролируемой схемы, входы которого соединены с соответствующими зажимами контролируемой схемы, .а выход соединен с первым входом блока анализа временного положения сигналов и входом формирователя импульсов, выходы которого соединены соответственно со вторым и третьим входами блока анализа временного положения сигналов, блок управления фазой выходного сигнала контролируемой схемы, входы которого соединены с соответствующими зажимами контролируемой схемы, а выход соединен с четвертым входом блока анализа временного положения сигналов и входом формирователя предельно допустимого времени задержки, выход которого соединен с пятым входом блока анализа

790229 временного положения сигналов, введе. ны блок контроля функционирования контролируемой схемы и четыре элемента совпадения, причем первые входы элементов совпадения соединены с первым выходом блока контроля функционирования контролируемой схемы, вторые входы — соответственно с вы-. ходами "норма" времени задержки включения "брак" времени задержки включения, норма" времени задержки выключения,"брак" времени задержки выключения блока анализа временного положения сигналов, третьи входы соединены со вторым выходом блока контроля функционирования контролируемой схемы, а выходы .элементов совпадения соединены соответственно с шинами "норма" времени задержки включения, "брак" времени, задержки включения, "норма" времени задержки выключения и "брак" времени задержки выключения, первый вход блока контроля функционирования контролируемой схемы соединен с выходом блока управления фазой входного сигнала контролируемой схемы, второй вход соединен с шиной программного значения "1" выходного сигнала контролируемой схемы, третий вход — с шиной программного значения "0" выходного сигнала контролируемой схемы; а четвертый вход — с выходом блока управления фазой выходного сигнала, при этом блок контроля функционирования контролируемой схемы. содержит три входных триггера, триггер "нормы" функционирования, триггер "брака" функционирования, инверторы, два входных и четыре выходных элемента совпадения, причем первый и второй входы "1" триггера "брака" функционирования соединены соответственно с выходами первого и второго выходных элементов .совпадения, а первый и второй входы "1" триггера

"нормы" функционирования соединены соответственно с выходами трет ьего и четвертого выходных элементов совпадения, первые входы всех выходных элементов совпадения соединены с выходом соответствующего инвертора, вход которого соединен с первым входом блока контроля функционирования контролируемой схемы и с первыми входами входных элементов совпадения, выходы которых соединены соответственно с входами "1" второ-. го и третьего входных триггеров, вторые входы первого и четвертого. выходных элементов совпадения соединены с выходом "1" первого входного триггера и с выходом блока контроля функционирования контролируемой схемы, а вторые входы второго и третьего выходных элементов совпаде. ния соединены с выходом "0" первого входного триггера, третьи входы первого и третьего выходных элементов совпадения соединены с выходом

"1" третьего входного триггера, а третьи входы второго и четвертого выходных элементов совпадения соединены с выходом "1" второго вход ного триггера, выход "0" которого соединен с первым входом "0" третьего входного триггера, второй вход блока контроля функционирования контролируемой схемы соединен со входом "1" первого входного триггера, третий вход блока контроля функционирования контролируемой схемы соединен со входом "0" этого триггера, четвертый вход блока контроля функционирования контролируемой схемы

l5 соединен со вторым входом первого входного элемента совпадения и через соответствующий инвертор — со вторым входом второго входного элемента совпадения, выход "1" триггера

Я "брака" функционирования подключен к шине "брак" функционирования, выход "1" триггера "нормы" функционирования соединен с шиной "норма" функционирования, а второй вход

"0" третьего входного триггера и входы "0" второго и третьего входных триггеров и триггеров "брака" и "норма" функционирования соединены с соответствующим выходом блока анализа временного положения сигналов.

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 управления фазой входного сигнала контролируемой схемы, формирователь 2 предельно допустимого времени задержки, блок 3 управления фазой выходного сигнала контролируемой схемы, формирователь 4 импульсов, блок 5 анали4Д за временного положения сигналов, содержащий блоки б и 7 определения очередности сигналов и формирователь

8 сигнала "исходное", элементы 9, 10, 11 и 12 совпадения, блок 13 конт4 роля функционирования контролируемой схемы, содержащий входные триггеры

14, 15 и 16, триггер 17 "нормы" функционировайия, триггер 18 "брака" функционирования, инверторы 19 и

20, входные элементы 21 и 22 совпадения выходные элементы совпадения

23 24, 25 и 26, шину 27 "норма" времени задержки включения, шину

28 "брак" времени задержки включения, шину 29 "норма" времени заБЮ держки выключения, шину 30 "брак" времени задержки выключения, шину 31

"брак" функционирования, шину 32

"норма" функционирования, шину 33 программного значения "1" выходного о сигнала контролируемой схемы и шину

34 программного значения "0" выходного сигнала контролируемой схемы

Устройство работает cëåäóþùèM образом.

790229

С входа и выхода контролируемой схемы (на чертеже не показана.) на входы блоков 1 и 3 управления фазой входного и выходного сигналов контролируемой схемы поступают контролируемые сигналы. При этом при любой полярности входного и выходного сигнала контролируемой схемы на выходах блока 1 управления фазой входного сигнала контролируемой схемы и блока 3 управления фазой выходного сигнала контролируемой схемы формируются положительные сигналы. Сигнал на .выходе блока 3 управления фазой выходного сигнала контролируемой схемы отстает по времени от сигнала на выходе блока 1 управления фазой входного сигнала контролируемой схемы.

При поступлении сигнала на вход формирователя 2 предельно допустимого времени задержки на его выходе появляется положительный сигнал, задержанный на величину, допустимую для данной контролируемой схемы.

Сигнал с блока 3 управления фазой выходного сигнала контролируемой схемы поступает на один из входов блока 5 анализа временного положения сигналов и на вход формирователя 4 импульсов. Сигналы с выходов формирователя 2 предельно допустимого времени задержки поступают соответственно на соответствующий вход блока 5 анализа временного положения сигналов и на соответствующий вход

: формирователя 4 импульсов.

Анализ времени задержки включения контролируемой схемы производится блоком б определения очередности сигналов блока 5 анализа временного положения сигналов.

Если длительность времени задержки включения контролируемой схемы не превышает предельно допустимого значения времени задержки включения, то на первый вход блока б определения очередности сигналов сигнал пос.тупит раньше, чем на его второй вход, соединенный с выходом формирователя

2 предельно допустимого значения задержки, и на выходе блока 5 анализа временного положения сигналов, соединенным с элементом 9 совпадения, появится положительный сигнал "норма

Если длительность времени задержки включения контролируемой схемы превысит предельно допустимое значение времени задержки включения, то на вход блока 5 анализа времен ного положения сигналов, соединенный с выходом формирователя 2 предельно допустимого времени задержки, сигнал поступит раньше, чем на другой его вход, и на выходе блока 5 анализа временного положения сигналов, соединенном со вторым элементом 10, появится положительный сигнал "брак".

Для анализа времени задержки выключения сигналы, поступающие на входы формирователя 4 импульсов,,дифференцируются по заднему фронту, а затем-поступают на соответствующие

5 входы блока 7 определения очередности сигналов, блока 5 анализа времен" ного положения сигналоВ.

Если длительность времени задержки выключения контролируемой схемы не превышает предельно допустимого значения времени задержки выключения, то на выходе блока 5 анализа временного положения сигналов, соединенном с элементом 11 совпадения, появится положительный сигнал "нор15 ма". B противном случае на выходе блока 5 анализа временного йоложения сигналов, соединенном с элемен том 12 совпадения, появится положительный сигнал "брак".

2О Выходные сигналы блоков 1 и 3 управления фазой входного и выходного сигналов контролируемой схемы поступают также в блок 13 контроля функционирования контролируемой схемой, который осуществляет сравнение выходного сигнала контролируемой схемы с его программным значением "0" или "1" задаваемым по шинам программного значения "1" или "0" выходного сигнала контролируемой схемы 33 и 34 соответственно. Одновременно с сигналами "0" или "1" на соответствующий вход блока 13 контроля функционирования контролируемой схемы поступают тактовые сигналы. По результатам сравнения блок 13 контроля функционирования контролируемой схемы в случае совпадения программного и действительного выходных сигналов контро4Q лируемой схемы выдает по шине 32

"норма" функционирования разрешающий сигнал "норма" функционирования на соответствующие входы элементов

9, 10, 11 и 12 совпадения.

Если при этом программное значение выходного сигнала соответствовало "1", то с другого выхода блока

13 контроля функционирования контролируемой схемы, подается также разрешающий сигнал на те же элементы

9, 10, 11 и 19 совпадения и на шины

"норма" времени задержки включения, "брак" времени задержки включения, I

"норма" времени задержки выключения и "брак" времени задержки выключения 27, 28, 29 и 30 соответственно, выдается результат контроля задержек включения и выключения контролируемой схемы.

При несовпадении программного

49 и действительного значений выходного сигнала контролируемой схемы блок контроля функционирования контролируемой схемы формирует на шине 31 "брак" функционирования сиг65 нал "брак" функционирования, а сигЪ

790229 нал па шине 32 "норма" функционирования запрещает выдачу сигналов с . выходов блока 5 анализа временного положения сигналов на шину 27 "норма" времени задержки включения, .шину 28 "брак" времени задержки включения, шину 29 "норма" времени задержки выключения и шину 30 "брак" времени задержки выключения.

Блок 13 кон-.роля функционирования контролируемой схемы работает следующим образом.

В исходном состоянии входные триггеры 15 и 16, триггер 17 "нормы" функционирования и триггер 18 "бра ка" функционирования находится в состоянии "G", а входной триггер 14 в произвольном состоянии.

При поступлении тактового сигнала с выхода блока 1 управления фазой входного сигнала кайтралируемай схемы и сигнала программного значения

"0" или "1" входной триггер 14 включается соответственно в состояние

"0" или "1", а входной триггер 16 начинает переключаться в состояние

"1" под действием входного сигнала с выхода входного элемента 22 совпадения, так как в первый момент времени сигнал на одном из входов входного элемента,22 совпадения отсутствует (из-за задержки выходного сигнала контролируемой схемы) а на другом входе.1входного элемента

22 совпадения присутствует положительный (разрешающий) потенциал, При поступлении затем выходного сигнала блока 3 управления фазой выходного сигнала контролируемой схемы срабатывает входной элемент

15 совпадения, и включается входной триггер 15, который отрицательным сигналом со своего выхода "0" сбрасывает входной триггер 16 в исходное состояние.

Сигналы с выходов входных триггеров 14, 15 и 16 подаются на выходные элементы 23, 24, 25 и 26 совпадения, на входах которых во время действия тактового сигнала происходит установка всех сигналов.

Затем по окончании тактового сигнала срабатывает один из четырех выходных элементов 23, 24, 25 и 26 совпадения, осуществляющих сравнение программных и действительных значений выходных сигналов контро лируемой схемы и включается триггер

17 "нормы" функционирования либо триггер 18 "брака". функционирования.

Сигналы с выходов "1" входного триггера 14 и триггера 17 "нормы" фун кционирования управляют элементами

9, 10, 11 и 12 совпадения, через которые либо пропускаются сигналы с выходов блока 5 анализа временного положения сигналов, либо нет.

По переднему фронту тактового сигнала на выходе формирователя 8 сигнала "исходное" появляется отрицательный сигнал, устанавливающий блоки 6 и 7 определения очереднос. ти сигналов и блок 13 контроля функционирования контролируемой схемы в исходное состояние.

При применении устройства повышается достоверность контроля за счет исключения режимов, при которых устройство фиксирует ложный результат и расширяются функциональные воэможности устройства, так как оно позволяет контролировать интегральные схемы со сложным законом функционирования и дифференцировать "брак" по виду.

Формула изобретения

1. Устройство для контроля времени задержки включения и выключения схемы по авт. св. Р 720712, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля и расширения функциональных возможностей, в него введены блок контроля функционирования контролируемой схемы и четыре элемента совпадения, причем первые входы элементов совпадения соединены с первым выходом блока контроля функционирования контролируемой схемы вторые входысоатветственно с выходами "норма" времени задержки включения, "брак" времени задержки включения, "норма" времени задержки выключения, "брак" времени задержки выключения блока анализа временного положения сигналов, третьи входы соединены со вторым выходом блока контроля функционирования контролируемой схемы, а выходы элементов совпадения соединены соответственно с шинами "норма" времени задержки включения, "брак" времени задержки включения, "норма" времени задержки выключения и "брак" времени задержки выключения, первый вход блока контроля функционирования контролируемой схемы соединен с выходом блока управления фазой входного сигнала контролируемой схемы, второй вход соединен с шиной программного значения "1" выходного сигнала контролируемой схемы, третий вход - c шиной программного значения "0" выходного сигнала кантролиру емой схемы, а четвертый вход — с выходом блока управления фазой выходного сигнала.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок контроля функционирования контролируе-;, мой схемы содержит три входных триггера, триггер "нормы" .функционирования, триггер "брака" функционирования, инверторы, два входных и четыре выходных элемента совпадения, причем первый и второй входы "1"

790229

Составитель С. Бычков

Редактор М. Габуда Техред А .степанская Корректор И. Муска

Заказ 9069 62 Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва Ж-35 Раушская наб. д. 4 5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 триггера "брака" функционирования соединены соответственно с выходами первого и второго выходных элементов совпадения, а первый и второй входы "1" триггера "нормы" функционирования соединены соответственно с выходами третьего и четвертого выходных элементов совпадения, первые входы всех выходных элементов совпадения соединены с выходом соответствующего инвертора, вход которого соединен с первым входом блока контроля функционирования контролируемой схемы и с первыми входами входных элементов совпадения, выходы которых соединены соответственно со входами "1" второго и третьего входных триггеров, вторые входы первого и четвертого выходных элементов совпадения соединены с выходом "1" первого входного триггера и с выходом блока контроля функционирования контролируемой схемы, а вторые входы второго и третьего выходных элементов совпадения соединены с выходом

"0" первого входного триггера, третьи входы первого и третьего выходных элементов совпадения соединены с выходом "1" третьего входного триггера, а третьи входы второго и четвертого выходных элементов совпадения соединены с выходом "1" второго входного триггера, выход "0" которого соединен с первым входом

"0" третьего входного триггера, второй вход блока контроля функцио-. .нирования контролируемой схемы соединен со. входом "1" первого входноzo триггера, третий вход блока контроля функционирования контролируемой схемы соединен со входом "0" этого триггера, четвертый вход блока контроля функционирования контролируемой схемы соединен со вторым входом первого входного элемента совпадения и через соответствующий инвертор — со вторым входом второго входного элемента совпадения, выход

"1" триггера "брака" функционирования подключен к шине "брак" функци15 онирования, выход "1" триггера "нормы" функционирования соединен с шиной "норма" функционирования, а второй вход "0" третьего входного триггера и входы "0" второго и тре2О тьего входных триггеров и триггеров

"брака" и "нормы" функционирования соединены с соответствующим выходом блока анализа временного положения сигналов.

Источники информации, принять1е во внимание при. экспертизе

1. Авторское свидетельство СССР

9 357669, кл H 03 К 5/18, 1970.

2. Авторское свидетельствО СССР

9 720712, кл. H 03 К 5/18, 1971 (прототип).