Аналого-цифровой преобразователь

 

Союз Советских

Социалистических

Республик

ОП И

ИЗОБРЕТЕНИЯ

<и>790286

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 020379 (21) 2733612/18.-21 (51)М. Кл.з с присоединением заявки №

Н 03 К 13/02

Государствеииый комитет

СССР яо делам изобретеиий и открытий (23) Приоритет (53) УДК 681. 325 (088.8) Опубликовано 231280, Бюллетень ¹ 47

Дата опубликования описания 2/1280 (72) Авторы изобретения

A.A.ßðåM÷óê, Д.К.Маков, A.М.Мильман, и И.Г.Жиляева

Киевский ордена Ленина политехнический институт им .50-летия

Великой Октябрьской социалистической революции

P1) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ!

Изобретение относится к измерительной технике и может быть использовано для измерения мгновенных, амплитудных, средних, средневыпрямленных, действующих значений напряжений или 5 их отклонений от номинальных значений.

Известен цифровой вольтметр действующего значения переменного напряжения, содержащий ключи, интеграторы, 1и блоки сравнения, триггер, блок извлечения корня и измеритель интервала времени 11.

Недостатками. устройства .являются низкая точность, так как для получе- 1$ ния действующего значения входное напряжение три раза интегрируется. включенными последовательно- интеграторАми, погрешность от несимметричности формы измеряемого.напряжения, низкое 2О быстродействие, так как необходимо время для многократного разряда первых двух интеграторов в течение периода.

Цель изобретения — повышение точ- 23 ности и быстродействия преобразования.

Поставленная цель достигается тем, тто в аналого-цифровой.преобразователь содержащий. первый и второй ключи, 1ервый и второй интеграторы,, блок .30 сравнения, первый вход которого соединен с общей шиной, а выход . — с блоком управления, источник опорного напряжения, введены третий ключ, инвертор . цифроаналоговый преобразователь, аналоговый запоминающий блок, коммутатор, узел управления, включающий логичес- -. кий блок, параллельный и последовательный регистры, причем шина входного сигнала соединена с первым входом и через инвертор со вторым входом коммутатора, к выходу которого подключены поСледовательно соединенные блок сравнения, первый ключ, аналоговый запоминающий блок, второй ключ, цифроаналоговый преобразователь, первый

)интегратор, третий ключ, второй ин тегратор, выход которого соединен с пятым входом коммутатора, четвертый вход которого соединен с первым входом второго, ключа„ второй вход которого соединен с источником опорного напряжения и с седьмым входом коммутатора, третий вход которого соединен с выходом первого интегратора, а шестой вход — со входом первого интегратора и вторым входом третьего. клю» ча, при этом последовательный и параллельный регистры и логический блок последовательно соединены между собой, 790286 причем выход логического блока соединен с управляющим входом цифроаналогового преобразователя, а управляющие входы коммутатора, первого, второго и третьего ключей, первого и второго интегратора и логического блока соединены соответственно с выходами блока управления.

На фиг. 1 представлена структурНая электрическая схема аналого-цифрового преобразователя, на фиг. 2 временные диаграммы работы. 30

Устройство содержит коммутатор 1, инвертор 2, блок 3 сравнения, первый, второй и третий ключи 4, 5 и 6, цифроаналоговый преобразователь (ЦАП) 7, первый и второй интеграторы 8 и 9, аналоговый запоминающий блок 10, источник 11 опорного напряжения, узел

12 управления, параллельный регистр

13, логический блок 14, последовательный регистр 15, блок 16 управления, 20 входы 17...23 кг мутатора, входную шину 24.

Работа аналого-цифрового преобразователя основана на обработке дискретизированных во времени мгновенных 5 значений и осуществляется в трех режимах:

1) подготовительный, 2) формирование напряжения, пропорционального сумме квадратов дискретизированных Во времени мгновенных значений, 3) извлечение корня.

Аналого-цифровой преобразователь работает следующим образом.

1 режим

1 такт. По команде от блока управления все блоки преобразователя устанавливаются в исходное состояние, ключи 4,5,6 закрыты. Коммутатор открыт по входу 17 и подает входное напря- 40 жение U на блок сравнения, выполненный на операционном усилителе.

2 такт. Блок сравнения, выделяет период 7»=-1/ » измеряемого напряжения передает информацию о периоде Т» в 45 блок управления, который осуществляет подстройку частоты Е„ измерения дискретных во времени мгновенных значений измеряемого напряжения Ц в соответствии с выражением Юц= ».- 5g

tl где т»= вЂ, П вЂ” чисто измеряемых дис( х кретных мгновенных значений (n-сспМ) ll режим:а)линейное преобразование

Э такт. Блок сравнения определяет полярность напряжения М» и управляет через блок управления состоянием коммутатора по .входу 18, к которому подключается входное напряжение через инвертор с.коэффициентом передачи d0

К =-2.

4 такт. Блок управления управляет входами 17 и 18 коммутатора таким об-. разом, что напряжение на выходе ком-, мутатора равно )Uql, т.е. осущест- 65 вляется двухполупериодное выпрямление. При этом открыты ключ 4 и коммутатор по входу 20, образуя замкнутую аналоговую запоминающую ячейку,состоящую из блока сравнения и аналогового запоминающего блока 10.В этом такте осуществляется слежение,замкнутой ана логовой запоминающей ячейкой за напряжением Щ .С.пятого по(4+ )такты осуществляется поразрядное аналогоцифровое преобразование первого мгновенного значения ) U» ) в i, -раэряд1 ный двоичный код.

5 такт. Производится сравнение напряжения, соответствующего старшему (i) разряду цифроаналогового,преобразователя с измеряемым мгновенным значением (U»1 . Первый ключ 4 закрыт, второй ключ 5 открыт по второму входу, соединенному с источником опорного напряжения. Коммутатор открыт по входам 20 и 22. В последовательный регистр 15 узла 12 управления порязрядным аналого-цифровой преобразователем по команде от блока управления через логический блок 14 записывается логическая единица 1 в старший разряд, которая затем переписывается в параллельный регистр 13.

Параллельный регистр через логический бгок управляет цифроаналоговым преобразователем. После окончания переходных процессов блок сравнения сравнивает напряжение с выхода аналогового запоминающего блока

10 0 4 и напряжение с выхода цифроаналогового преобразователя 7, соответствующее напряжению старшего разряда цифроаналогового преобразователя т.е. формируется код 0„ .

6 такт. Записывается информация (код 0„ ) о старшем (4) разряде кода измеряемого мгновенного значения

1 0 } в параллельный регистр 13, выделяется информация о втором по величине разряде кода измеряемого мгновенного значения JUy ) . При 0 4 7 0 6 в старшем разряде параллельного регистра 1.3 записывается логическая единица 1. При U44 Цу во всех разрядах параллельного регистра 13 сохраняются логические нули.. В последовательном регистре 15 в шестом такте осуществляется сдвиг логической единицы в следующий младший разряд.

Затем производится запись сдвинутой единицы во второй разряд регистра 13

После окончания переходных процессов блок сравнения сравнивает напряжения с выхода запоминающего блока 10 0 4

14 и цифроаналогового преобразователя Uqy

7 такт. Записывается информация о втором по величине разряде .кода измеряемого мгновенного значения

}U»q(в параллельный регистр 13, выделяется информация.о третьем по величине разряде кода измеряемого мгновенного значения )Ц»,t

790286 (4+ i) такт. Записывается информация о предпоследнем,по величине разряде кода измеряемого мгновенного значения QX J в параллельный регистр

13, выделяется информация о самом млаЛшем по величине Разряде кода измеряемого мгновенного значения 1 Цу, Таким образом, в (4+i +1) такте в параллельном регистре 13 будет код, пропорциональный измеряемому мгновенному значению (Ux

7:2 а Uon U ь0 ЬН„

I где Црп — напряжение источника опор- 15 ного напряжения, а; — коэффициенты ь -разрядов, принимающие значения 0 или

1, ЬЦ вЂ” порог срабатывания блока gp сравнения, ЬΠ— погрешность от квантования. режим:б/ квадрирование и интегрирование (4+ +1) такт. Формируется напряжение, пропорциональное квадрату измеряемого мгновенного значения. Первый ключ 4 закрыт, второй ключ 5 открыт по первому входу, соединенному с выходом аналогового запоминающего блока 10. Коммутатор закрыт по всем входам. На выходе цифроаналогового преобразователя 7 после окончания переходных процессов напряжение будет пропорционально квадрату напряжения первого измеряемого мгновенного значения:

U„= K 2" а „0„„= Е 2 а, Урп 0,4/ ОOn

= (U„4 " < ""к) 0 4/ "ðn "qg / "рп.

40 (4+i,+2) такт. Интегрируется в течение фиксированного промежутка времени унт напряжение Ц „, пропорциональное квадрату первого измеряемого мгновенного значения. Второй ключ 5 открыт по своему первому входу, третий ключ 6 открыт по второму входу, соединенному с выходом цифроаналогового преобразователя. Получаем напряжение Ц =U„t(Òä — постоянная времени интегратора 9. По окончании 50 интегрирования все ключи закрываются коммутатор открыт по первому входу, аналого-цифровой преобразователь переходит снова в третий такт. Аналогоцифровой преобразователь отслеживает 55 измеряет второе из мгновенных значений I Uxg.l,ôoðìèðóåò напряжение О, > пропорцйональное квадрату второго измеряемого мгновенного значения U„

Напряжение U(q интегрируется инте- ®О гратором 9 в течение интервала времени . Напряжение Ugg после второго интегрирования можно записать как где К вЂ” коэффициент пропорционально1 сти.

После окончания второго интегрирования аналого-цифровой преобразователь снова переходит в третий такт.

2+ (2+ i+2) и такт. После преобразования дискретных мгновенных значений напряжение Д на выходе интегратора

9 можно выразйть:

Uп =k tX 0„

)-1

1н режим:извлечение корня в . неявном виде

2+ (2it, +2)п+1 такт. По команде от блока 16 управления и узла 12 управ ления в старший разряд последовательного регистра 15 записывается логическая единица "1", коммутатор открыт по входам 20 и 22. Первый ключ 4 открыт. Второй ключ 5 открыт по второму входу. Замкнутая аналоговая запоминающая ячейка отслеживает напряжение

Uo„ ñòàðøåãî разряда цифроаналоового преобразователя 7.

i 2+ (2+ с+2) п +2l такт . Формируется напряжение (К2 " Uzn), пропорциональное квадрату напряжения старшего разряда цифроаналогового преобразователя путем переключения ключа 5 к выходу аналогового запоминаг .цего блока после отключения ключа 4 (K= ц „).

Напряжение (К2 l3<„)> интегрируется первым интегратором 8 в течение времени 1инт. Напряжение на выходе первого интегратора 8 после интегрирования можно представить так: „,=(k 2 u»P

1 интегратора 8.

В конце такта осуществляется сравнение блоком сравнения напряжений U < и

Ц соответственно с выходов первого 8 и второго 9 интеграторов, поступающих через входы 19 и 21 коммутатора, и блоком сравнения формируется код Ь; о старшем (i) разряде действующего значения. При этом первый ключ 4 закрыт, второй ключ 5 открыт по первому входу, коммутатор открыт по входам 19 и 21.

) 2+ (2+с+2)й+3 такт. Записывается код о старшем разряде измеряемого действующего значения. в парал-. лельный регистр 13. При 0и,7 U g в старший (i) разряд параллельного регистра 13 записывается логический нуль "0", при обратном неравенстве логическая единица "1" т .е. формируется код Q . В последовательном регистре 15 логическая единица"1 сдвигается во второй разряд .и переписывается в регистр 3., Формируется напряжение Ugя (Ъ„2" +Я < ) . Коммутатор ! открыт по входам 20 и 22, первый ключ 4 открыт. Замкнутая аналоговая

790286 интегратор вместо трех, что уменьшает погрешность из-эа дрейфа, устраняется ,апертурная погрешность, отсутствует погрешность от нессиметричности фор-. мы измеряемого напряжения. Кроме того, заявляемое .устройство обладает большим быстродействием, т.к. в нем устраняется интервал времени, необходимый на разынтегрирование, что позволяет повысить частоту дискретизации. Требования к долговременной стабильности генератора невысоки.

Формула изобретения

45 т.е.код,полученный.в параллельном регистре 13,пропорционален действующему значению напряжения.

Аналого-цифровой преобразователь поэв422ляет измерять мгновенные, ампли" ® тудные, средние, средневыпрямленные . и действующие значения переменного напряжения, отклонение. перечисленных значенчй от номийального значения. устройство обладает более высокими 55 метрологическими .характеристиками, -.àê как при измерении суммы квадратов мгновейных значений .используется. один запоминающая ячейка отслеживает напряжение 0ап (Ь, 2" "+2 ).

) 2+(2+i+2)n+4Jтаят. Фсриируется напряжение К Uc(;k" + 2. ) которое интегрируется первым интегратором 8 в течение времени Ф . Нагряжение на выходе первого интегратора

8 после интегрирования можно представить

О„;- u, „ê (ьд" +u ) t/т„

В конце такта осуществляется сравнение блоком 3 напряжений U> N U с выходов соответственно первого 8 и второго 9 интеграторов. Первый ключ 4 закрыт, второй ключ 5. открыт по перво- 5 му входу, коммутатор открыт по входам 19 и 21.

Блоком сравнения формируется информация b . о втором по величине разряде када действующего значения. 2+ (2+i +2(0+2+ 1,такт .. Формируется напряжение I СП в=2 которое интегрируется первым инте2-22а-, тором 8 в течение времени 1. Напряжение на выходе первого интегратора . 8 после интегрирования можно предста- вить в виде и =у (Z Ъ;Z +а ) К t/7;.

И4 ОЛ Ь=а 2

В конце такта осуществляется срав-

:нение блоком 3 напряжений 1И И 0

Иь с выходов соотвественно первого и вто-, рого интеграторов. Первый ключ 4 закрыт, второй ключ 5 открыт по первому входу, коммутатор открыт по входам 19 и

21. Блоком сравнения формируется информация о младшем по величине раз-ряде кода действующего значения. Таким образом получаем

4О „(< „ )4i ;м„ z ь

24=2

Аналого-цифровой преобразователь, содержащий первый и второй ключи, первый и второй интеграторы, блок сравнения,.первый вход которого соединен с общей шиной, а выход — сблоком управления, источник. опорного напряжения, отличающийся тем, что, с целью повышения точности и быстродействия2 введены третий ключ инвертор, цифроаналоговый преобразо-ватель, аналоговый запоминающий блок коммутатор, узел управления, включающий логический блок, параллельный и последовательный регистры,.причем шина входного сигнала соединена спервым входом и через инвертор со вторым входом коммутатора,к выходу которого подключены последовательно соединенные блок сравнения, первый ключ, аналоговый запоминающий блок, вторсй ключ, цифроаналоговый пре- образователь, первый интегратор, третий ключ, второй интегратор, выход которого соединен с пятым входом коммутатора, четвертый вход которого соединен с первым входом второго ключа, второй вход которого соединен с источником опорного напряжения и с седьмым входом коммутатора, третий вход которого. соединен с выходом первого интегратора, а шестой вход — co входом первого интегратора и вторым входом третьего ключа, при этом последо» вательный и параллельный регистры и логический блок последовательно соединены между собой, причем выход логического блока соединен с управляющим входом цифроаналогового преобразователя, а управляющие входы коммутатора первого, второго и третьего ключей, первого,и второго интегратора и логического блока соединены соответственно с выходами блока управления.

Источники информации, принятые во внимание при экспертизе. 1. Авторское свидетельство СССР

Р 343226,кл. & 01 R 19/26, 10.06.70.

790286

Составитель Л. Беляева

Техред N. Табакович i корректор В. Синицкая

Редактор H. Парасюн

Заказ 9073/65 Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

ЛИНО/ I I I I I I ) )1! l I I

i Ф Г К 7 ) Ii i t ai +P Ф К 7 4+1 (> 4 р р щ I

4 i 1 Х 4i+l Я

Ремилю фГ

«а

3F

ИЬИзирвйни ИЯУрира8аваИ Вю ете

I 4,4гнЩЕРР РО Я-ОЕ ЛиНЕд- иж УжЕЕ,, - КВаУРагпиОМ

Х-ое линемнае ние мое уееЯ= раяиия жуир иреЫрааоЮ е Ьг. z