Демодулятор сигналов с фазоразностной модуляцией

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Респубпии

«ii790361 (6I ) Дополнительное к авт. свил-ву (22) Заявлено 25. 12.78 (21)2700795/18-09 с присоединением заявки М (23) П риорнтет (Sl)М. Кд.

Н 04 . 27/22

Веудерстееиимй комитет

СССР ао делам изобретений и открытий

Опубликовано 23. т 2.80.Бюллетень Лт 47 (53) УДК 621.394.142 (088.8) Дата опубликования описания 25.12.80

1 (72) Авторы изобретения

М

В. К. Евдокимов и Н. М. Сидоров (7I) Заявитель (54) ДЕМОДУЛЯТОР СИГНАЛОВ С ФАЗОРАЗНОСТНОЙ

МОДУЛЯЦИЕЙ

Изобретение относится к технике радиосвязи, в частности к демодуляторам сигналов с фазоразностной. модуляцией (ФРМ), и может быть использовано в каналах связи с неопределенной частотой и фазой.

Для повышения помехоустойчивости демодуляторов ФРМ в условиях неста-. бильной несущей частоты применяют автоматическую подстройку частоты и

10 фазы применяемого сигнала при использовании ФРМ первого порядка, либо

1 принцип многоканального построения демодуляторов ФРМ второго порядка с автоматическим выбором канала, в хотором паразитный фазовый набег имеет наи15

; меньшее значение. Известен демодулятор сигналов с 1

ФРМ, который содержит блок автовыбора каналов, общий элемент ИЛИ, после-. довательно соединенные ограничитель и элемент задержки, каждый канал со стоит нз последовательно соединенных элемента ИЛИ, фазового детектора, фильъ2 .ра нижних частот, регенератора; блока вычисления разностей фаз и ключа, а также порогового блока, двух дополни- .тельных ключей и фазоврвщателей, .входы которых подключены к выходу элемента задержки, при этом выход фильт-, ра нижних частот подхлючен ко входу порогового блоха, выходы которого подключены к управляющим входам дополнительных ключей, выходы которых соединены со входами элемента ИЛИ, инрормационные входы дополнительных ключей всех каналов, кроме первого, соединены с выходами соответствующих фазоврвщвтелей, а входы дополнительных ключей первого канала соединены соответственно с выходом элемента задержки и выходом фазовращателя, выход ограничителя подключен ко вторым входам фазовых детекторов каждого из каналов, выходы фильтров нижних частот каждого из каналов соединены со входами блока автовыбора каналов, выходы которого подключены х управляющим входам соот79Î36l

3 ветствуюших ключей и ко входу общего элемента ИЛИ, выходы ключей всех каналов соединены с остальными входами общего элемента ИЛИ pl).

Однако практическая реализация демодулятора при большом числе каналов (более трех) нецелесообразна нз-за усложнения схемы, так как пропорционально числу каналов возрастает элементный объем, снижается надежность работы и увеличивается потребляемая мощность.

Цель изобретения — повышение помехо устойчивости при автокорреляционном приеме.

Для этого демодулятор сигналов с

ФРМ содержит элемент задержки, выход которого подключен ко входам фазоврашателей, выходы которых соединены с первыми входами соответствующих ключей, выходы которых подключены ко входам элементе ИЛИ, выход которого соединен с первыми входами перемножителей, выходы которых через интеграторы подключены ко входам блоков определения знака, при этом второй вход одного перемножителя соединен со входом элементе задержки и со входом соответствующего фазоврашателя,, выход которого подключен ко второму входу другого перемножителя, а выход элемента задержки соединен с первым входом соответствующего ключа, выход которого подключен к соответствующему входу элемента ИЛИ, причем выход соответствующего блока определения знака соединен со входом первого блока вычисления разности фаз, последовательно соединенные первый делитель, второй блок вычисления разности фаэ, первый накапливающий сумматор, второй делитель, второй накапливаю ший сумматор и дешифратор, выходы которого подключены ко вторым входам ключей, при этом выходы интеграторов соединены со входами первого делителя, а выходы блоков определения знака подключены к соответствующим входам вто» рого блока вычисления разности фаэ.

На чертеже представлена структурная электрическая схема демодулятора.

Демодулятор содержит элемент задержки l, фаэовращатели 2, ключ 3, элемент ИЛИ 4, первый делитель 5, пер. вый блок 6 вычисления разности фаэ, первый накапливающий сумматор 7, вто рой делитель 8, второй накапливающий сумматор 9, дешифратор lO, перемножители ll, интеграторы l2, блоки 13 опре.деления знака, фазоврещатель l4, второй блок l5 вычисления разности фаз.

Если на перемножитель, последовательно с которым включен интегратор подать два фазоманипулированных сигнела, один из которых задержан на время, равное длительности посылки. то напряжение на выходе интегратора пропорционально косинусу разности фаз между сигналами двух соседних посылок соы Р, Включение двух каналов, синфеэного и квадратурного, позволяет вычислить напряжения, пропорциональные со а Р для синфазного канала и cia Ь Р для квадратурного канала. По значению с®пью — =tghÐ, СОЬ h с учетом знаков в обоих каналах, можно восстановить значение разности фаэ Ь Р .

Иэ-за нестабильности несущей частоты к переданному значению,,р р доО

20 бавляется паразитный набег по фазе, равH É,е Р,,р р- ьОТ, котоРый IIPHBOIIHT K снижению помехоустойчивости. Таким образом, (Оо 1

25 т1р ви. ттвреА+ +naр. ."Ю" ) + Жиздр, Усредняя результаты измерения ЬQDU® на интервале времени, равном М посылкам, путем суммирования с последующим делением, можно при помощи накап30 ливаюшего сумматора и дешифраторе управлять фазоврашетелями, подключенными к выходу элемента задержки, и, таким образом, компенсировать параэитный фазовый набег, повышая помехоустойчи35 BocTb демодулятора

Работает демодулятор следующим образом.

Сигнал, приходящий на -вход демодулятора, поступает на первый вход пере40 множителя 11 синфазного канала непосредственно, а на первый вход перемножителя l1 квадратурного канала через фазоврашатель 14, кроме того, он поступает на вход элемента задержки l, где задерживается на время, равное дли45 тельности одной элементарной посылки.

Сигнал на выходах двух соседних фаэовращателей 2 сдвинут относительно друг друга на угол, равный / N причем сдвиг по фазе относительно сигнала, снимаемого с.элементе задержки 1, производится как в положителЬную, так и в отрицательную стороны. Максимальный сдвиг составляет 90 . В каждый момент времени ко вторым входам

55 перемножителей 3.3: подключен только один из фезовращателей 2 при помощи соответствующего ключа 3. Управление ключами 3 производится дешифратором

79036 l

10. При нулевой расстройке несущей частоты сигнал на вторые входы перемножителей l l поступает непосредственно с выхода элемента задержки 1, минуя фаэовращатели 2. Перемножители и последовательно включенные с ними интеграторы 12 вычисляют напряжения, пропорциональные синусу и косинусу разности фаз между двумя соседними посылками. Делитель 5 вычисляет отноше- 10 ние Ьin Ь Р

" фЬР, блок l5 вычисления

ЮОЬ Ь Р разности фаз с учетом знаков ginh9 и СОЬЬ Р, вырабатываемых блоками l3 определения знака, определяет разность И фаз А Р между соседними посылками.

Если значения разностей фаз вследствие манипуляции попадают во 2-ю или 3-ю четверть, то они переводятся путем вычитания l80 в l-ю или 4-.ю ючетверть. 20

Отсчет углов производится со знаками "плюс" для первой четверти и минус для четвертой четверти. Первый накапливаваюший сумматор 7 суммирует значения ния A. Р на интервале п посылок. Де 25 литель 8 делит суммарное значение и Е Ь Р на И, вычисляя среднее

1 значение Ь Рср . Второй накапливающий сумматор 9 суммирует Ь Pgp и управляет работой дешифратора 10. 30

Дешифратор lO в зависимости от кода сигнала, поступающего с выхода сумматора 9, вырабатывает по одному из выходов сигнал для отпирания одного иэ соответствующих ключей 3. Предположим, в момент включения демодулятора дешифратор 10 под действием сигнала с накапливающего сумматора 9 установлен в такое состояние, что открыт ц> ключ 3, вход которого соединен с выходом элементе задержки 1. Это означает, что ЬР >з в момент включения на выходе сумматора 9 произвольно установлена в нулевое состояние, r.е.ЮР,=О. 45

Если расстройка. несущей частоты сигнала отсутствует, то Ь Рср, вычисленное через ПТ посылок, равно нулю, и нуль, добавленный в некапливаюший сумматор 9, не изменяет состояния дешифра- 50 тора lO.

При расстройке несущей частоты, ЬЧ

1! не равно нулю, в накапливающий сумма55 тор 9 добавляется число, соответствующее Ь Р ц р. d СаЛ, выход сумматора 9 изменяет свое состояние и дешифратор 10 выдает команду на включение соотве1ствующего ключа, который подключает ко входу перемножителей 1l тот фаэоврашатель 2. фаза выходного сигнала которого скомпенсировала бы паразитный набег по фазе между посылками, вызванный уходом несущей частоты сигнала or номинальной.

Блок 6 вычисления разности фаз предназначен для устранения обратной работы, которая может возникнуть при

Ь Р„С,Р =180 . Выход блока 6 является о выходом демодулятора.

Таким образом, в демодуляторе помехоустойчивость определяется сдвигом фаэ между двумя соседними фазовращателями, число которых можно брать достаточно большим, не усложняя схемы демодулятора. Например, увеличение числа фазовращателей в два раза увеличивает разрядность сумматоров и дешифратора всего лишь на один разряд.

Формула изобретения

Демодулятор сигналов с фазоразностной модуляцией, содержащий элемент задержки, выход которого подключен ко входам фазовращателей, выходы которых соединены с первыми входами соответствукнцих ключей, выходы которых подключены ко входам элемента ИЛИ, выход которого соединен с первыми входами перемножителей, выходы которых через интеграторы подключены ко входам блоков определения знака, при этом второй вход одного перемножителя соединен со входом элементе задержки и со входом соответствующего фазоврешателя, выход которого подключен ко второму входу другого перемножителя, а выход элемента задержки соединен с первым входом соответствующего ключа; выход которого подключен к соответствующему входу элемента ИЛИ, причем выход соответствующего блока определения знака соединен со входом первого блока вычисления разности фаз, о т л и ч а ю щ н йс я тем, что, с целью повышения помехоустойчивости при автокорреляционном приеме, введены последовательно соединенные первый делитель, второй блок вычисления разности фаэ, первый накапливающий сумматор второй делитель, второй накапливающий сумматор ,и дешифратор, выходы которого подключены ко вторым входам ключей, gbIX

Составитель И. Белякова

Редактор В. Матюхина Текред С.Мигунова Корректор Н. Швыдкая

Заказ 9077 j69 Тираж 729 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

3.13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, Проектная, 4

7 790 прй этом выходы интеграторов соединены со Ъходами первого делителя, а выходы блоков определения знака подключены к соответствукш им входам второго блока вычисления разности фаз.

361 8

Источники информации, принятые во внимание при экспертизе

Ф

1. Авторское свидетельство СССР

М 587635, кл. Н 04 4 27/22, l976 (прототип) °