Аналоговая модель транзистора
Союз Советских
Социалистических
Республик
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву— (22) Заявлено 17.01.79 ("1) 2714754 18-24 (51) М.Кл.з G 06 G 7/48 с присоединением заявки—
Государственный комитет (23) Приоритет— (43) Опубликовано 07.01.81. Бюллетень № 1 (45) Дата опубликования описания 10.03.81 по делам изобретений и открытий
i 53) УДК б81.333 (088.8) (72) Автор изобретения
В. В. Денисенко (71) Заявитель
Таганрогский радиотехнический институт имени В. Д. Калмыкова (54) АНАЛОГОВАЯ МОДЕЛЬ ТРАНЗИСТОРА
Изобретение относится к области вычислительной техники и может быть использовано для расчета статических и динамических парметров биполярных транзисторов, а также для моделирования электронных схем на биполярных транзисторах .(5T).
Известно устройство для моделирования транзистора (1), содержащее R-сетку для моделирования сопротивления подложки, генераторы тока для моделирования процессов переноса, рекомбинации и генерации, конденсаторы для моделирования барьерных емкостей р — n-переходов и накопления носителей в базе и резисторы для моделирования токов утечки и эффекта расширения .коллектора в область базы.
Однако это устройство не позволяет рассчитывать параметры транзистора,в:режи,ме большого сигнала.
Наиболее близким по технической сущности к изобретению является аналоговая модель транзистора (2), содержащая экспо енциальный усилитель и конденсаторы для моделирования р — n-переходов, RCG-сетку для моделирования переноса неосновных носителей в базе БТ и R-сетку для моделирования переноса основных носителей в базе. RCG u R-сетки объединены в единую
RCGR-сеточную структуру.
Однако это устройство позволяет модель использовать лишь для качественного объяснения процессов в транзисторе в режиме большого сигнала. Количественный анализ невозможен из-за необходимости иметь в устройстве резисторы и конденсаторы с номиналами, которые практически невозможно реализовать.
Целью изобретения является получение возможности расчета параметров транзистора в режиме большого сигнала, а также повышение точности воспроизведения характеристик транзистора.
Эта цель достигается тем, что в предложенную модель транзистора, содержащую
RCG u R-сетки, группу накопительных конденсаторов, накопительный конденсатор и экспоненциальный усилитель, введены группа управляемых источников тока, управляемый источник тока и логарифмические усилители. Эмиттерный вывод модели соединен с первыми входами логарифмических усилителей и с первыми обкладками накопительных конденсаторов группы, вторые обкладки которых подключены к соответствующим граничным узлам первой группы
R-сетки и к первым входам соответствующих управляемых источников тока группы, вторые входы которых соединены с выходами соответствующих логарифмических уси794641 лителей, вторые входы которых подключены к соответствующим граничным узлам первой группы RCG-сетки и к выходам соответствующих управляемых источников тока группы. Первый вход управляемого источника тока соединен с общим выводом граничных узлов второй группы RCG-сетки, второй вход с выходом экспоненциального усилителя, первый вход которого является коллекторным выводом модели и соединен с первой обкладкой накопительного конденсатора. Второй вход экспоненциального усилителя соединен с общим выводом граничных узлов второй группы R-сетки, со второй обкладкой конденсатора и с третьим входом управляемого источника тока. Вывод базы модели подключен к одному из внутренних узлов R-сетки.
На чертеже дана принципиальная схема предложенной модели.
Модель содержит RCO-сетку 1, R-сетку
2, логарифмические усилители 8, группу накопительных конденсаторов 4, накопительный конденсатор б, управляемые источники тока 6; экспоненциальный усилитель 7, узлы 8 эмиттерной границы R-сетки, выводы 9 коллекторной границы R-сетки 10, узлы эмиттерной границы RCG-сетки и вывод li коллекторной границы RCG-сетки.
Модель работает следующим образом.
Логарифмический усилитель, экспоненциальный усилитель и управляемые источники тока образуют совместно с RCG u Rсеткой электрическую цепь, процессы в которой подобны процессам в БТ, работающем в режиме большого сигнала. В модели перенос неосновных носителей в базе транзистора моделируется RCO-сеткой. Избыточная концентрация неосновных носителей P и их .ок 1р связаны с потенциалом
Up и током 1р г сетки масштабным соотношением: где Кр, К - — масштабы концентрации и тока.
Перенос основных носителей в базе моделируется R-сеткой.
Потенциал базы р и ток неосновных носителей 1„ связаны с потенциалом q> и током 1" сетки масштабными соотношениями:, л 1,ч и
1 1 где ʄ— масштаб потенциала.
К, удобно принимать равным 1.
Переходные процессы в модели по сравнению с моделируемым транзистором замедлены к К раз.
При заданных К,, К, К» и К, сопротивления Rp емкость С и проводимость G элементов RCG-сетки и сопротивление R, элементов R-сетки рассчитываются по формулам:
Kphx K Н> 1, у К, R>qxhy Каср К,Ьх К Л ) Д Dp-за ряд дыр.ки; коэффициент диффузии неосновных носителей: удельная проводимость материала базы транзистора; шаг сетки по осям х и у. гд, Дх, Ду— Формула изобретения Аналоговая модель транзистора, со двржащая RCG- u R-сетки, группу накопительных конденсаторов, накопительный конденсатор и экспоненциальный усилитель, о тличающаяся тем, что, с целью повышения точности воспроизведения характеристик транзистора, в модель введены груп60 па управляемых источников тока, управляемый источник тока и логарифмические уси. лители, причем эмиттерный вывод модели соединен с первыми входами логарифмических усилителей первыми обкладками накопительных конденсаторов группы, вторые Граничные условия для RCG-сетки задаются управляемыми источниками тока б и экспоненциальным усилителем 7, для Rсетки — логарифмическими усилителями 8, конденсаторами 4, управляемым источником тока 6 и эквивалентным генератором электрической цепи, в которой используется предлагаемое устройство. Указанное включение управляемых источников тока и ЭДС обеспечивает организацию автоматического итерационного процесса, заключающегося в вычислении граничных условий для сеток по заданным параметрам эквивалентных генераторов электрической цепи, в которой используется предлагаемое устройство. Время одной итерации определяется временем задержки сигнала в операционных усилителях и может составлять единицы микросекунд, поэтому масштаб К выбирается таким образом, чтобы длительность переходных процессов в устройстве состав40 ляла 100 мкс и более. Предлагаемая модель позволяет рассчитывать параметры транзистора в режиме большого сигнала. Кроме того, модель отражает особенности реальной геометрии 46 транзистора, что повышает точность воспроизведения характеристик в 2 — 5 раз и более в зависимости отфизико-типологических параметров и режима работы транзистора. 794641 Составитель В. Рыбин Техред Л. Куклина Редактор Л. Утехина Корректор И. Осиновскаи лаказ 217/228 Изд. М 217 Тираж 749 Подписное НПО «Поиск> Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Тип.. Харьк. фил. пред. «Патент» обкладки которых подключены,к соответствующим граничным узлам первой группы R-сетки и к первым входам соответствующих управляемых источников тока группы, вторые входы которых соединены с выходами соответствующих логарифмических усилителей, вторые входы которых подключены к соответствующим граничным узлам первой группы RCG-сетки и к выходам соответствующих управляемых источников тока группы, первый вход управляемого источника тока соединен с общим выводом граничных узлов второй группы RCG-сетки, второй вход управляемого источника тока подключен к выходу экспоненциального усилителя, первый вход которого является коллекторным выводом модели и соединен с первой обкладкой накопительного конденсатора, а второй вход экспоненциального усилителя соединен с общим выводом граничных узлов второй группы R-сетки, со 5 второй обкладкой конденсатора и с третьим входом управляемого источника тока, вывод базы модели подключен к одному из внутренних узлов R-сетки. 1в Источники информации, принятые во внимание при экспертизе: 1. Авторское свидетельство .СССР № 583456, кл. G 06 С 7/48, 1977. 15 2. К. Rieder Solid-state electronics, 1974 г. f/olume 17, number 12, р.р. 1271 — 1282 (прототип) .
