Устройство для вычисления экспоненты

 

Сеюз С©ветскнх

Сецнаанстнчеаких

Респубанк

ОПИСАНИЕ

ИЗОЬРЕтЕНИЯ "" 9

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 26 ° 12. 78 (21) 2709184/18-24 ®) с присоединением заявки М— (23) Приоритет

G F 15/31

Государственный комитет

СССР по делам изобретений и открытий

Опубликрваио 23,0181. Бюллетень Йк 3

Дата опубликования описания 230181 (53) УДК 681.325 (088. 8) (72) Авторы изобретения

В.Д.Байков и С.A.Ñåëþòèí (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭКСПОНЕНТЫ

Изобретение относится к вычислительной технике и может быть использовано в ЦВМ, работающих в позиционной системе счисления с фиксированной запятой, для аппаратурной реализации элементарных функций.

Известно устройство, которое содержит регистры, сумматоры, ПЗУ констант, счетчик шагов, схему сравнения, вентили и может быть использовано для вычисления экспоненты f1).

Недостатком этого устройства является нерегулярность структуры и наличие сложных блоков — счетчиков и схем сравнения.

Наиболее близким по технической сущности к предлагаемому является устройство для вычисления экспоненты, содержащее первый, второй и третий сдвигающие регистры, вычитатель, сумматор, причем первый вход устройства соединен с первым входом первого регистра, выход которого соединен с первым входом вычитателя, второй вход вычитателя соединен со вторым входом устройства, управляющий вход вычитателя соединен с третьим входом устройства, а его выход — со вторым входом первого регистра и с .первым выходом устройства, четвертый и пятый входы устройства подклю" чены к управляющим входам сумматора и второго регистра соответственно, шестой вход устройства соединен с первыми входами второго и третьего регистров, выходы которых соединены со входами сумматора, выход сумматора соединен с первыми входами второго и третьего регистров и со вторым выходом устройства (2).

Недостатком устройства является низкое быстродействие, которое определяется большим числом шагов, необходимых для вычисления экспоненты.

15 При обработке и-разрядных десятичных чисел количество шагов имеет порядок

Цель, изобретения — повышение быстродействия устройства.

20 Поставленная цель достигается тем, что в устройство для вычисления экспоненты, содержащее первый, второй и третий регистры, вычит<тель и сумматор, причем первый вход устройства

25 соединен с первым входом первого регистра, выход которого соединен с первым входом вычитателя, второй .зход вычитателя соединен со вторым входом устройства, управляющий вход вычита30 теля соединен с третьим входом устрой798857 ства, а его выход — co вторым входом йервого регистра и с первым выходом устройства, четвертый и пятый входы устройства подключены к управляющим входам сумматора и второго регистра соответственно, выходы второго и третьего регистров соединены соответственно с первым и вторым входами сумматора, выход которого соединен с первыми входами второго и третьего регистров и со вторым выходом устройства, дополнительно введены блок памяти и регистр адреса, причем выход блока памяти соединен со вторыми входами второго и третьего регистров, а управляющий вход — с шестым входом устройства, другой вход блока памяти соединен с выходом регистра адреса, вход которого соединен с первым входом устройства.

На чертеже представлена структурная схема предлагаемого устройства. 20

Она,содержит первый, второй, третий, четвертый, пятый и шестой входы устройства 1-6, первый, второй и третий регистры 7,8 и 9, вычитатель 10, сумматор 11, блок 12 памяти (ПЗУ), регистр 13 адреса, первый и второй выходы устройства 14 и 15.

Устройство работает следующим образом.

Вначале в устройство на вход 1 30 поступает аргумент, причем старшая его часть засылается в регистр 13, амладшая часть — в регистр 7. Затем из внешнего устройства управления (на чертеже не показано) по входу

6 на управляющий вход блока 12 поступает сигнал, осуществляющий засылку в регистры 8 и 9 величины экс.— поненты, соответствующей значению старшей части аргумента. После этого начинается итерационный процесс вы- 4О числения экспоненты. Очередной шаг вычислений начинается с анализа соцержимого регистра 7. Для этого знаковый разряд регистра 7 по выходу 14 поступает в устройство управления. 4

Если содержимое регистра 7 отрицательно, то вычисления прекращаются и величина экспоненты считана из регистра 9 по выходу 15. Если содержимое регистра 7 положительно, То из устрой-go ства управления по входу 2 подается величина "1", а по входу 3 на управляющий вход вычитателя 10 подается сигнал, уменьшающий содержимое регистра 7 на единицу младшего разряда. Одновременно с этим по входу 5 на управляющий вход регистра 8 поступает сигнал, осуществляющии сдвиг регистра 8 на Л разрядов вправо. В следующем такте по входу 4 на управляющий вход сумматора 11 поступает сигнал, осуществляющий сложение содержимого регистров 8 и 9 и засылку результата сложения в эти регистры.

На этом очередной шаг вычислений заканчивается и происходит переход к следующему шагу вычисления.

ЭфФективность изобретения заключается в повышении быстродействия устройства за счет сокращения числа шагов при вычислении экспоненты.

Формула изобретения

Устройство для вычисления экспоненты, содержащее первый, второй и третий регистры, вычитатель и сумматор, причем первый вход устройства соединен с первым входом первого регистра, выход которого соединен с первым входом вычитателя, второй вход вычитателя соединен со вторым входом устройства, управляющий вход вычитателя соединен с третьим входом устройства, а его выход †. со вторым входом первого регистра и с первым выходом устройства, четвертый и пятый входы устройства подключены к управляющим входам сумматора и второго регистра соответственно, выходы второго и третьего регистров соединены соответственно с первым и вторым входами сумматора, выход которого соединен с первыми входами второго и третьего регистров и со вторым выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него дополнительно введены блок памяти и регистр адреса, причем выход блока памяти соединен со вторыми входами второго и третьего регистров, а управляющий вход — с шестым входом устройства, другой вход блока памяти соединен с выходом регистра адреса, вход которого соединен .с первым входом устройства.

Источники информации, принятые во внимание при экспертизе

Патент Великобритании

9 1014391, кл.G 4 А, опублик. 1972. .2. Патент Японии Ф 50-24211, кл.97(7)ЕЗ, опублик. 1975 (прототип).

798857

Составитель В.Венцель

Редактор Н.Рогулич Техред H. Ковалева Корректор И. выдкая

Заказ 10057/68 Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãoðîä, ул.Проектная,4