Цифровой фазовый дискриминатор

 

Союз Советских

Социалистических

Республик

<п>801027

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-sy— (22) Заявлено 300379 (21) 2743641/18-24

С ПРИСОЕДИНЕНИЕМ ЗаЯВКИ Нов (23) Приоритет

Опубликовано 300181. Бюллетень М 4

Дата опубликования описания 300181 (5 )М. Кл.

G 08 С 19/12

Н 03 D 13/ОО

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 621. 398 (088. 8) " .

М, с

l ф (72) Авторы изобретения

Б. Я. Бурдаев и А. D. Шанин (71) Заявитель (5 4 ) ЦИФРОВОЙ ФАЗОВЫЙ ДИСКРИМИНАТОР

Изооуетение относится к цифровым фазовым дискриминаторам, используемым в радиоизмерительной технике, в частности, при измерении фазовых сдви-е

P гов фазоимпульсной модуляций (ФИМ), получаемых в результате масштабновременных преобразований однократных быстропротекающих процессов с помощью запоминающих электроннолучевых трубок (ВЭЛТ).

Известно устройство, содержащее два формирователя импульсов опорно.— го и измеряемого сигналов, подключенных к статическому триггеру, вентиль, соединенный с генератором эталонных импульсов, счетчик, регистр ю триггер, два вентиля, делитель и регистр опорного числа, в котором дополнительный триггер, подключенный по единичному входу и выходу формирователя импульсов измеряемого сигнала, соединен по нулевому выходу с управляющим входом первого блока, в свою очередь единичный выход дополнительного триггера соединен с управляющим входом второго блока, вход которого подключен к генератору эталонных импульсов, а выход ко входу делителя, выход делителя соединен с нулевым входом дополнительного триггера, со входом регистра и со входом регистра опорного числа, по выходу к установочным входам счетчика, первый вход ключа подключен к выходу формирователя импульсов опорного сигнала, второй к нулевому выходу статического триггера, а выход — к единичному входу второго дополнительного триггера, нулевой вход которого подключен к выходу формирователя импульсов измеряемого сигнала, нулевой выход — ко входу регистра, а единичный выход схемы ко входу элемента И, второй вход которого подключен к выходу регистра памяти, подключенного ко входу и выходу счетчика, а выход элемента И к одному входу элемента ИЛИ, второй вход которого подключен к выходу регистра. устройство сочетает высокую точность измерения с большим быстродействием и позволяет запоминать предыдущие значения величин разности фаз при подавлении шумами очередных импульсов величин разности фаз и измеряемого сигнала, выдавать на выход дискриминатора не аномальное значение этой величины, а предыдущее значение, что при относительной большой коррекции временных интервалов между импульса801027 ми измеряемого сигнала практически соответствует источнику значенйя разности фаз j1) .

Однако, применение данного устройства для измерений фазовых сдвигов сигналов ФПИ при масштабно-временных преобразователях однократных процессов с помощью ЭЗЛТ предъявля ет дополнительные требования по достоверности результата измерения.

Известен цифровой фазовый дискриминатор, содержащий формирователи импульсов опорного и измеряемых сигналов, статические триггеры, ключи, счетчик, генератор эталонных импульсов, регистр, регистры опорного числа и памяти, триггер, делитель эталон-1 ных импульсов, элементы И и ИЛИ, дополнительный триггер, счетный вход которого соединен с выходом формирователя импульсов измеряемого сигнала, его единичный выход подклю- 20 чен к единичному входу дополнительного статического триггера, единичный выход которого соединен с первым входом.дополнительнбгб элемента

И, а нулевой выход дополнительного триггера соединен с единичным входом триггера, нулевой выход которого соединен со вторым входом дополнительного элемента НЕ и ко входУ. регистра,а выход элемента HE соединен ЗО со входом элемента И, при этом выход делителя эталонных импульсов.соединен с нулевыми входами триггера дополнительного статического триггера (2 .

В некоторых системах с масштабно-временным преобразованием производится запись форм нескольких исследуемых сигналов, следовательно, при считывании на одном интервале считывании на одном интервале считЫва- 40 ния (одной строке считывания) появляется несколько информационных импульсов, имеющих единую привязку к одному импульсу, которые необходимо в дальнейшем по специально выбираемой 45 программе, после анализа на экране индикатора, выбрать и выставить последовательно (каждая на своей строке), т. е. на одном интервале по,одному информационному импульсу.

Такую задачу не может выполнить этот цифровой фазовый дискриминатор, так как он воспринимает только первый информационный импульс, считая втоРой итожным и выдает на выход .предыдущую ординату, где присутствовал один информационный импульс.

Цель изобретения — повышение точности работы и упрощения дискриминатора.

Поставленная цель достигается 40 тем, что в фазовый дискриминатор, содержащий формирователь опОрных импульсов, выход которого соединен с единичным входом триггера, единичный выход которого соединен с первым входом первого ключа, генератор эталонных импульсов, выход которого соединен со вторым входом первого ключа, выход которого соединен с первым входом счетчика, первые выходы счетчика соединены с .соответствующими первыми входами регистра памяти, выход которого соединен с первым входом элемента И, выход элемента И соединен с первым входом первого элемента ИЛИ, второй выход счетчика соединен с первым входом выходного регистра, выход которого соединен со вторым входом первого элемента ИЛИ, выход которого соединен с выходом дискриминатора, второй и третий ключи, единичный выход триггера соединен с первым входом третьего ключа, введены реверсивный счетчик дешифратор, второй элемент ИЛИ и инверторы, первые входы реверсивного счетчика соединены со счетными входами дискриминатора, выход реверсивногб счетчика через дешифратор соединен с первым входом второго ключа, вторые входы второго и третьего ключей объединены и соединены с информационным входом дискриминатора, выход третьего ключа соединен со вторым входом реверсивного счетчика, выход второго ключа соединен с первым вхопом второго элемента ИЛИ и входом первого инвертора, выход которого соединен со вторым входом выходного

Регистра и третьим входом реверсивного счетчика, выход второго элемента ИЛИ соединен с нулевым входом триггера, нулевой выход которого соединен

:о вторым входом регистра памяти и третьим входом выходного регистра, единичный выход триггера соединен со вторым входом элемента И, третий вход которого соединен со вторым выходом счетчика, выход первого элемента ИЛИ соединен со вторым входом счетчика и через второй инвертор со вторым входом второго элемента ИЛИ.

На чертеже изображена функциональная схема дискриминатора.

Устройство состоит из реверсивного счетчика 1, счетчика 2, выходного регистра 3, триггера 4, регистра 5 памяти, формирователя 6 опорных импульсов, генератора 7 эталонных импульсов, первого ключа,8, дешифратора 9, второго ключа 10, первого элемента ИЛИ 11, элемента И 12, третьего ключа 13, первого инвертора 14, второго элемента ИЛИ 15, второго инвертора 16.

Работает цифровой фазовый дискриминатор следующим образом.

Работа начинается с записи в реверсивный счетчик 1 кода, соответствующего номеру информационного импульса первого инвертора считывания и установки в нуль счетчика 2, регистра 3, триггера 4 и регистра 5 памяти.

801027

Опорный сигнал (pp поступающий на вход формирователя 6 опорных импульсов, поступает на единичный вход триггера 4 и разрешает прохождение импульсов генератора 7 эталонных импульсов через первый ключ 8 на вход счетчика 2.

В это время информационные импульсы, поступающие на вход реверсивного счетчика 1, производя вычитание кода в этом счетчике до Г и формируя при этом с помощью дешифратора 9 разрешение на втором ключе 10 для прохождения следующего импульса через элемент ИЛИ 15 на нулевой вход триггера 4 для установки его в нулевое состояние. При этом заканчивается 15 заполнение счетчика 2 и формируется разрешение на регистре 3 и запрет на элементе И 12.

Устанавливается запрещающий потен- Щ циал на третьем ключе 13, запрещая прохождением импульсов на реверсивный счетчик. При этом по заднему фронту импульса с выхода первого инвертора 14, с элемента ИЛИ 11 считывается информация, снимаемая со счетчика 2 через регистр 3. При этом по выходной информации элемента ИЛИ 11, информация со счетчика 2 переписы- вается в регистр 5 памяти, а счетчик 2 устанавливается в нулевое состояние и по заднему фронту импульса с выхода второго инветора 16 подтверждается нулевое состояние триггера. Одновременно по заднему фронту импульса с выхода первого инвертора 14 реверсивный счетчик 1 запоминает код информационного импульса второго интервала считывания. По поступлению последующих импульсов опорных сигналов циклы работы дискри- 49 минатора повторяются.

При появлении нулевого кода на реверсивном счетчике по импульсу опорного сигнала ф происходит установление запрещающего потенциала на ре- 4> гистре 3, разрешения на элемент И 12 и блокировки входа регистра 5 -памяти, тем самым при отсутствии информационных сигналов gp произойдет переполнение счетчика 2 и импульс перепол- 50 нения поступает на вход элемента И .12 производя считывание информации из регистра памяти, соответствующей предыдущему циклу обработки.

Таким образом, предлагаемый цифро- Я вой фазовый дискриминатор позволяет повысить точность работы за счет автоматического выбора необходимой информации и значительно упростить дискриминатор.

Формула изобретения цифровой фазовый дискриминатор, содержащий формирователь опорных им пульсов, выход которого соединен с единичным входом триггера, единичный выход которого соединен с первым входом первого ключа, генератор эталонных импульсов, выход которого соединен со вторым входом первого ключа, выход которого соединен с первым входом счетчика, первые выходы счетчика соединены с соответствующими первыми входами регистра памяти, выход которого соединен с первым входом элемента И, выход элемента И соединен с первым входом первого элемента ИЛИ

I второй выход счетчика соединен с первым входом выходного регистра, выход которого соединен со вторым входом первого элемента ИЛИ, выход которого соединен с выходом дискримйнатора, вторОй и третий ключи, едииичный выход триггера соединен с первым входом третьего ключа, о т ц, ич а ю шийся тем, что, с целью повышения точности работы и упрощения дискриминатора, в него введены реверсивный счетчик, дешифратор, второй элемент ИЛИ и инверторы, первые входы реверсивного счетчика соединены со счетными входами дискриминатора, выход реверсивного счетчика через дешифратор соединен с первым входом второго ключа, вторые входы второго и третьего ключей объединены и соединены с информационным входом дискриминатора, выход третьего ключа соединен со вторым входом реверсивного счетчика, выход второго ключа соединен с первым входом второго элемента ИЛИ и входом первого инвертора, выход которого соединен со вторым входом выходного регистра и третьим входом реверсивного счетчика, выход второго элемента ИЛИ соединен с нулевым входом триггера, нулевой выход которого соединен со вторым входом регистра памяти и третьим входом выходного регистра, единичный выход триггера соединен со вторым входом элемента И, третий вход которого соединен со вторым выходом счетчика, выход первого элемента ИЛИ соединен со вторым выходом счетчика и через второй инвертор со вторым входом второго элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р375670,кл. 6 08 С 19/22, 1971.

2. Авторское свидетельство СССР

Р 465647, кл. G 08 С 19/12, Н 03 D 13/00, 1973 (прототип).

801027

Составитель Н. Бочарова

Редактор Е. Лушникова Техред М. Голинка

Корректор Н. Григорук

Заказ 10434/67 Тираж 702

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4