Устройство для оценки достоверностиприема сигналов

 

Союз Советских

Социалистических

Республик

<п801031

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (63) Дополнительное к авт. свнд-ву (22) Заявлено 1304.79 (21) 2752839/18-24 с присоединением заявки N9— (23) Приоритет

Опубликовано 30.0181 Бюллетень N94 (51)М. Кл.з

G 08 С 25/00

O4 L 3/14

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 621 398 (088. 8) Дата опубликования описания 30,0181 (72) Автор изобретения

Б. М. Коротун (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОЦЕНКИ ДОСТОВЕРНОСТИ

ПРИЕМА СИГНАЛОВ

Изобретение относится к технике передачи цифровой информации и может быть использовано в различных системах передачи и обработки цифроР вой информации для количественной оценки ее текущей достоверности.

Известно устройство, предназначенное для количественной оценки достоверности приема цифровой и аналоговой информации, содержащее приемный блок, синхронизатор, аналого-цифровой преобразователь, демодулятор, дешифратор, коммутатор и датчик достоверности. Оно эффективно при оценке достоверности приема измери- 15 тельного сигнала многоканальной системы передачи данных, несущего как аналоговую,так и цифровую информацию в едином потоке (1) .

Однако устройство измеряет толь- 20 ко групповую (осредненную текущую) достоверность, так как понятие символьной достоверности для аналоговой информации не определено. Устройство может использоваться для измерения достоверности приема и чисто цифрового потока данных, однако формиpyemae при этом групповые оценки достоверности не отражают тонкую структуру мешающих факторов и поэто- ЗO му уступают по точности символьным оценкам, которые являются предпочтительными для цифровой информации.

Кроме того, устройство, работая по высокочастотному сигналу, не учитывает влияния на достоверность приема взаимной нестабильности шкал приемника и передатчика,так как последняя проявляется на видеочастоте.указанный фактор также отрицательно сказывается на точности измерения достоверности.

Из.известных устройств наиболее близким по технической сущности и функциональному назначению к предлагаемому является устройство, предназначенное для посимвольной количественной оценки достоверности приема многопозиционного частотно-манипулированного сигнала и содержащее частотный детектор и синхронизатор, выходы которых соединены с сигнальным и хронирующим входами аналогоцифрового преобразователя (АЦП) выходы младших разрядов АЦП через блок формирования сигналов модулей отклонений подключены ко входам дешифратора отклонений и измерителей уровня флуктуаций и математического ожидания отклонений, выходы измерителей уровня флуктуаций и математичес.

801031 кого ожидания отклонений соединены соответственно с сигнальными и управляющими входами корректора оценки уровня флуктуаций, выходы которого через двухкоординатный дешифратор, соединенный второй группой своих входов с выходами дешифратора отклонений, подключены ко входам преобразователя номера шины в код. В этом устройстве используется AUII co шкалой преобразуемых напряжений, в и+4 и раз (где и — позиционность ко- о да) превышающей нормальную шкалу напряжений передаваемого кода на его входе (т. е. шкалу напряжейий при отсутствии помех). Число разрядов

АЦП К выбрано существенно превышающим (m+ 2) где m — минимально допустимое е п> число разрядов АЦП вЂ” такое, что 2 =n.

В этом случае m старших разрядов Кразрядного слова, формируемого АЦП, определяют позицию, принимаемую в ка- 29 честве решения, а оставшиеся младшие разряды характеризуют отклонение принятой реализации от указанной позиции. Именно эти младшие разряды используются для формирования оценок достоверности, поступая параллельно на измерители уровня флуктуаций и математического ожидания отклонений и дешифратор отклонений (2 .

Поскольку на входы обоих измерите,лей поступают одни и те же коды, то вычисление математического ожидания отклонений и уровня флуктуаций производится относительно одного и того же начала отсчета, которым в устройстве является нижняя граница позиционного интервала, при этом уровень флуктуаций по существу представляет собой второй нецентральный момент распределения кодов АЦП в позиционном интервале. Использование в качест- 40 ве показателя уровня флуктуаций второго нецентрального момента ведет . к определенным издержкам.

С использованием для оценки уровн флуктуаций второго нецентрального ма 45 мента-связан и второй недостаток иц"

:вестного устройства. Выходные коды и"; мерителя уровня флуктуаций имеют за счет операции возведения в квадрат оцень большой динамический диапазон. . Я)

Использование для индивидуальной обработки в корректоре оценки уровня флуктуаций.и далее в двухкоординатном дешифраторе всех кодов, возможных на выходе измерителя, привело бы к черезвычайной сложности и громоздкости этих устройств. Поэтому выходные коды измерителя предварительно объединяют в группы и каждой группе ставят в соответствие код, соответствующий, например, среднему ко- 60 ду группы. Он и подается на дальнейшую обработку. Такая вынужденная ступенчатая аппроксимация выходных кодов измерителя уровней флуктуаций снижает в конечном счете точность оценок достоверности, формируемых известным устройством. Совместное преобразование оценок уровней флуктуаций и математических ожиданий отклонений является нелинейной операцией, и осуществление этого преобразования с помощьм корректора оценок уровней флуктуаций целесообразно до: тех пор, пока число различных кодов, подаваемых на сигнальные и управляю цие входы корректора, невелико. При повышении точности оценок достоверности число таких кодов растет, корректор резко усложняется и коррекция, как принцип указанного выше сов-, местного преобразования, утрачивает свою эффективность.

Цель изобретения — упрощение устройства и повышение точности формируемых им оценок достоверности.

Указанная цель достигается тем, что в известное устройство для оценки достоверности приема сигналов, содержащее частотный детектор, выход которого соединен с сигнальным входом аналого-цифрового преобразователя, хронизирующий вход которого соединен с выходом синхронизатора, выходы младших разрядов аналого-цифрового преобразователя соединены с соответствующими входами блока формирования модулей сигналов отклонений, выходы которого соединены с соответствующими входами дешифратора сигналов отклонений и блока вычисления математического ожидания сигналов отклонений, выходы дешифратора сигналов отклонений соединены с первыми входами первого двухкоординатного дешифратора, выходы которого соединены со входами формирователя кода адреса, введены элемент равнозначности, блок кодирования, параллельный сумматор и второй двухкоординатный дешифратор, выходы блока формирования модулей сигналов отклонений соединены с соответствующими входами элемента равнозначности, выходы которого через блок кодирования соединены со входами параллельного сумматора, выходы параллельного сумматора соединены с первыми входами второго двухкоординатного дешифратора, вторые входы которого соединены с выходами блока вычисления математического ожидания сигналов отклонений, а выходы — co вторыми входами первого двухкоординатного дешифратора.

На фиг. 1 показана функциональная блок.-схема устройства; на фиг. 2пример размещения кодов АЦП в позиционном интервале для случая использования четырехпозиционного кода и шестиразрядного АЦП.

Устройство содержит частотный детектор 1, синхронизатор 2, аналогоцифровсй преобразователь 3 (MJII), блок 4 формирования модулей сигналов

801031

Формула изобретения

Устройство для оценки достоверности приема сигналов, содержащее частотный детектор, выход которого соединен с сигнальным входом ана65 лого-цифрового преобразователя, ониотклонений, дешифратор 5 сигналов отклонений, блок б вычисления математического ожидания сигналов отклонений, элемент 7 равнозначности, блок 8 кодирования, параллельный сумматор 9, первый 10 и второй 11 двухкоординатные дешифраторы, формирователь 12 кода адреса.

Сущность изобретения состоит в использовании в качестве показателя уровня флуктуаций среднеквадра:тического отклонения принимаемых ре,ализаций от номинальных уровней по зиций, а не от нижних границ позиционных интервалов, как это сделано в известном устройстве. Первый и второй разряды кода АЦП (фиг. 2) определяют номера позиций, к которым относятся принимаемые реализации,а млад-.

Шие разряды (с третьего по шестой)отклонения принимаемых реализаций от номинальных уровней позиций. Тре- 2О тий разряд реализаций показывает знак отклонения принятой реализации от номинального уровня позиции, а разряды с четвертого по шестой — его величину. Поскольку при вычислении среднего квадрата знак отклонений значения не имеет, то расположение кодов четвертого и шестого разрядов относительно номинального уровня позиции целесообразно симметризовать.

:Для этого достаточно инвертировать эти разряды кодов, имеющих в третьем разряде ноль, что геометрически означает свертку четвертых, пятых и шестых разрядов относительно линии номинального Уровня позиции. После про- З5 ведения такой свертки четвертый, пятые и шестой разряды могут использоваться для вычисления среднеквадратического отклонения; причем при нормальном приеме эти разряды выра- 40 жают числа близкие к нулю.

Последнее позволяет резко сократить разрядность всех узлбв, вычисляющих и использующих среднеквадратические отклонения, упростив тем са- 4 мым устройство в целом. Кроме того, сокращается динамический диапазон кодов, выражающих среднеквадратические отклонения, что позволяет. испольэовать их без предварительной группировки и повысить этим точность О формируемых оценок достоверности.

Устройство работает следующим образом.

Амплитуды видеоимпульсов с выхода частотного детектора 1 (фиг. 1) преобразуются с помощью АЦП 3 в цифровую форму. Младшие разряды резуль- таты преобразования отдельного символа, характеризующие отклонение его амплитуды от номинального уров- 40 ня позиции, поступают на входы блока 4 формирования модулей сигналов отКлонений, выходные сигналы которо.

ro в виде параллельных кодов служат исходными для дешифратора 5, блока б и элемента 7. Причем, если в дешифраторе 5 и блоке б обрабатываются все разряды кодов,.поступающие с блока 4, то в элементе 7 равнозначности обрабатываются все разряды этих кодов, за исключением старшего, который управляет процедурой свертки таким образом, что остальные разряды коды проходят через элемент 7 без изменений, если старший разряд равен "1", и инвертируются в противном случае. Блок 8 кодирования служит для введения двоичных чисел с выхода элемента 7 в параллельный сумматор 9 в виде квадратов этих чисел (т. е. осуществляет перекодировку, например, кода 011 3 в код 1001 9).

Длительность цикла вычисления Математического ожидания отклонений и среднеквадратического отклонения вы5ирают таким чтобы в течение него обрабатывалось число кодов АЦП, равное такой-либо j-ой степени двух. Это позволяет осуществлять операцию деления отбрасыванием младших раз рядов накопленных чисел. С помощью двухкоординатных дешифраторов 10 и

11 производится формирование каждой отдельной оценки достоверности как функции трех переменных (среднеквадратического отклонения,. математического ожидания и текущей реализации) в соответствии с теоретически найденным для используемого вида детектирования,.в частности, для частотного детектирования алгоритмом.

Формирователь 12 преобразует оценки достоверности, представленные на выходе двухкоординатного дешифрагора 10 в виде номеров выходных шин, в двоичные числа, т. е. формирует код адреса, придавая им содержательность в абсолютной шкале достоверностей..Синхронная работа устройства для оценки достоверности обеспечи. вается синхронизатором 2.

Реализация предлагаемого устройства не вызывает затруднений. Использование в качестве характеристики флуктуаций среднеквадратического отклонения принимаемых реализаций от номинальных уровней позиций позволяет упростить устройство и повысить точность формирования им оценок достоверности. Указанный положительный эффект обусловлен возможностью значительного сокращения разрядности -; всех узлов устройства, формирующих и преобразующих коды, характеризующие уровень флуктуации.

801031 зирующий вход которого соединен с выходбм синхронизатора, выходы младших разрядов аналого-цифрового преобразователя соединены с соответствующими входами блока формирования модулей сигналов отклонений, выходы которого соединены с соответствующими входами дешифратора сигналов отклонений и блока вычисления математического ожидания сигналов отклонений, выходы дешифратора сигналов отклонений соединены с первыми входами первого двухкоординатного дешифратора, выходы которого соединены со входами формирователя ! кода адреса, о т л и ч а ю щ е е с я тем, что, с целью упрощения и повышения точности устройства, в него введены элементы равнозначности, блок кодирования, параллельный сумматор и второй двухкоординатный дешифратор, выходы блока формирования модулей сигналов отклонений соединены с соответствующими входами элемента равнозначности, выходы которого через блок кодирования соединены со входами параллельного сумматора, вы ходы параллельного сумматора соединены с первыми входами второго двухкоординатного дешифратора, вторые входы которого соединены с выходами блока вычисления математического ожидания сигналов отклонений, а выходы— со вторыми входами первого двухкоординатного дешифратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 520718, кл. Н 04 L 11/08, 1975.

2. Авторское свидетельство СССР

9 576673, кл. Н 04 L 11/08, 1976 (прототип).

801031

1Р Хр Sр 4р Sp gp

1 1 1 1

° ° ° бг-т= 4

Составитель Н. Бочарова

Редактор Е. Лушникова Техред М. Голинка Корректор Г. Назарова

Заказ 10434/б7 Тираж 702

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, X-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

° ° о

0 0

° ° -.-

m= 2

° ° ° °

o o о о

k=8

Pui. 2 ныи

)IF ии