Аналого-цифровой преобразователь

 

Союз Советсннк

Социалистических

Республик

O Il N C A H H Е >801242

ИЗО6РЕТЕН ИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. санд-ву l4 479245 (22)Заявлено 11.03.79 (2I) 2735170/18-21 с присоединением заявки йа (23) Приоритет

Опубликовано 30.01.81. Бюллетень М 4

Дата опубликования описания 03.02.81 (51) М. Кл.

Н 03 К 13/17

Ввударвтввкввй квнвтвт

CCCP вв двлвн вввбрвтвиИ и втврнтий (53) УДК 681.325 (088.8) (72) Автор изобретения

В. Н. Махов

Уральский ордена Трудового Красного Знамени

1 политехнический институт им. С. М. Кирова (7!) Заявитель (54) АИАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к радиотехнике и предназначено для использования в. спектрометрии ионизирующих излучений.

По основному авт. са. Ит 479245 известно устройство содержааее входной фсрмирователь, выход которого соединен с первым входом коммутатора аналогового сигнала, второй вход которого через первый формирователь задержки, усилитель и регулятор соединен с вьатодом блока формирования управляющих сигна!

6 лов, первый вхса которого соединен с первым выходом блока выделения кола, а второй - с первым входом блока функциональной зависимости, первым входом генеi5 ратора веса, первым входом входного формирователя, выходом блока выделения ин» тервала, а второй вход соединен со вто рым генератором веса и выходом дискриминатора, вход которого соединен с выходом коммутатора аналогового сигнала и через второй формирователь задержки с первым входом блока сложения, выход которого соединен со вторым входом ре гулятора, а второй вход — через блок функциональной зависимости с выходом генератора веса.

Этот преобразователь реализует последовательное умножение остатков и имеет цва режима работы: основной - иэмери1 тельный и дополнительный - режим линеаризации характеристики преобразовате ля «1 .

Однако погрешность эталонов вносит ошибку в процесс ксррекции коэффициента передачи кодируюшего тракта и не позволяет с необходимой точностью устанавливать его значение.

11ель изобретения — повышение точности и быстродействия преобразования.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий входной формирователь, выход которого соединен с первым входом коммутатора аналогового сигнапа, второй вход которого через первый формирователь задержки, усилитель и регулятор соединен с выходом блока формирования упз 80 равляюших сигналов, первый вход которого соединен с первым выходом блока вы-, деления кода, а второй — с первым входом блока функциональной зависимости, первым входом генератора веса, первым входом входного формирователя, выходом блока выделения интервала и с первым входом блока выделения кода, выход кот рого соединен со входом блока выделения интервала, а второй вход соединен со вторым генератора веса и выходом дискриминатора, вход которого соединен с выходом коммутатора аналогового сигнала и через второй формирователь задержки с первым входом блока сложения, выход которого соединен со вторым входом регулятора, а второй axon — через блок функциональной зависимости с выходом генератора веса, введены блок управления, блок выделения погрешности эталонов, блок выделения погрешности коэффициента передачи кодируюшего тракта и формирователь эталонной длительности, причем первый вход блока управления подключен ко второму выходу блока выделения кода второй вход - к выходу блока выделения интервала, а выходы соединены со входами формирователя эталонной длительности, выходы которого соединены соответственно с управляющими входами первого и второго формирователей задержки, при этом выход коммутатора аналогового сигнала соединен с первыми входами блока выделения погрешности эталонов и блока вычисления коэффициента передачи кодирующего тракта, вторые входы которых соединены с выходом блока выделения интервала, а выходы соединены соответственно с третьим входом блоха функциональной эави симости и блока формирования управляющих сигналов.

На фиг. 1 представлен аналого-цифровой преобразователь, структурная схема, Устройство содержит блок 1 выделения интервала, блок 2 формирования управляющего сигнала, блок 3 функциональной зависимости, входной формирователь

4, генератор 5 веса, первый формирователь 6 задержки, коммутатор 7 аналогового сигнала, блок 8 выделения кода, дискриминатор 8, второй формирователь

10 задержки, усилитель 11, блок 12 сложения, регулятор 13, блок 14 управления, блок 15 выделения погрешности эталонов, блок 16 выделения погрешности коэффициента передачи кодирующего тракта, формирователь 17 эталонной длительности, шину 18 входного сигнала.

1242 4

Алгоритм, по которому работает преобразователь, можно представить выражением .((,если ц„икн ц. >r0 О,если а„или U;cO где о „вЂ” двоичная цифра в» -ом разряде кода измеряемой величины;

1О ц — остаток в + -ом такте коL дир ован ия 0 измеряемой величины, равный U =(U<

-а, u )M„ где К вЂ” коэффициент передачи кодиру-!

5 юшего тракта.

Причем Uo = Uy при < =1; О о о -< для АЦП, которые в процессе преобразования Ulf используют эталон одного знака, в этом случае О т = U„, где U„ щ величина. порога дискриминатора. В случае использования в процессе преобразования двух эталонов, одинаковых по амплитуде и разных по знаку Q = l при О =1, 9< = -1 при Фд =0, а Цп =О. В перу вом такте кодирования ()» величина остатка будет равна ),= Фх-,овт) (; )

Нерез и тактов величину остатка 0„ чп можно представить выражением

М„=Ц0„-а„0 ) lf . -a

2 О при разных К; на фиг. 2б — диаграммы изменения остатка ц для случаев:

К=2, К> 2 и К,(2; на фиг. 2в — диаграммы последовательностей управляющих имя, пульсов U > и 0, которые подаются на входы управления блоков 6 и 10 и в соответствии с которыми происходит во времени процесс преобразования Uy в цифровой эквивалент Н (Eon) .

Из табл. 2а видно, что при кодировании величины 2 Ц попучаемый код можно использовать для корректировки коэффициента передачи копирующего тракта К.

Но данный принцип будет справедлив топько в том случае, если величины модуf лей эталонов равны между собой I-U> j

= Ц t а порог дискриминации остается йостоянным, равным заданному значению. На практике, как показали исследования структур аналого-цифровых преобразователей, основанных на методе умf ножения остатков, равенство 0 эт

И нарушается, так как величина эталонов Ц изменяется в связи с тем1242 Ь

19

И

29

39

И

49

59

5 80 пературными и динамическими дрейфами используемых элементов и узлов для формирования Оэт . Нестабильность порога дискриминации, в случае использования в процессе преобразования двух эталонов разного знака удается исключить путем использования дискриминатора с коррекцией нулевого уровня и усилителя который ставится перед дискриминаэ ! тором, с целью уменьшения в К раэ приведенной неопределенности порога

I срабатывания дискриминатора, где К коэффициент усиления усилителя.

Устройство раоотает следующим образом.

Когда закончилось преобразование очередного измеряемого сигнала, проверяется линейность характеристики преобразования. Блок 1 выделения временного интервала переводит блок 8 выделения кода, блок формирования управляющего сигнала 2 и блок 3 функциональной зависимости в режим линеаризации, блокирует входной формирователь 4 и запускает генератор 5 веса. Эталонный импульс с генератора 5 веса поступает на вход блока функциональной зависимости 3 и преобразуется им в случае кодирования в системе счисления с основанием 2 в сигнал противоположной полярности с сохранением амплитуды (инвертируется).

Функция преобразования задается один раэ .и остается неизменной B течение всего времени работы преобразователя.

Полученная с выхода блока 3 функциональной зависимости величина ноступает через формирователь 6 задержки на вход коммутатора 7 аналогового сих нала и далее начинается кодирование этого сиг-. нала, которое происходит таким же образом, как и кодирование измеряемого сиг« нала. Полученный код преобразованной величины сравнивается с идеальным кодом этой величины и полученная ошибке (разность кодов) подается блоком 8 ыа вход блоиа управления и блока формирования управляющего сигнала, Этот блок вырабатывает управляющий сигнал, соегветствующий полученной ошибке. Этим сигналом корректируется коэффициент передачи кодирующего тракта и, тем самым улучшается линейность характеристики преобразования. Процесс линеаризации характеристики преобразования разбива-. ется на два этапа. На первом этапе происходит проверка равенства двух эталонов по модулю и проводится соответствующая коррекция величины эталонов Ао выпол-. нения равенства эталонов по модулю с необходимой точностью. Йля этого на каждом -ом такте кодирования одновременно включаются оба эталона, которые подаются на вход блока 12 сложения.

Полученный на выходе блока сложения 1п сигнал разности эталонов Ь U -U9- у проходит по кодирующему тракту и усиленный в К раз (К Ь И» )поступает на второй вход блока сложения и на вход блока 15 выделения погрешности этал нов. На втором такте кодирования (точнее, процесса выделения ошибки) величина сигнала на выходе блока сложения будет равна Др Кь0дт . hU®, Через и тактов величийа сигнала на выходе блока и сложения будет равна А = < U +

+Ми А0 +.... К1 АU@т, такая же вели чина сигнала будет подаваться на вход блока 15 выделения погрешности эталонов. Полученная величина А>, характеризующая точность выполнения равенства

l эталонов по модулю -U9qj "-) U" используется в блоке 3 функциональной зависимости для выполнения необходимой коррекции величины эталонов.

Как видно из таблицы (фиг. 2а), код при кодировании величины 2 l3> меняется только в случае изменения К в пределах

О<КС2 и не меняется при изменении К в области К 2. Таким образом, при такой коррекции принципиально невозможно получить К = 2, что необходимо для полного исключения влияния К на линейность характеристики преобразования. Измене- . ние К происходит в блоке 16 выделения погрешности коэффициента передачи тракта. Примером реализации блока 16 может служить стробируемый интегратор (фиг. 2г), на суммирующий вход которого подается. в каждом такте процесса коррекции два импульса: один - с выхода коммутатора 7, а другой — с внутреннего генератора, причем величина их равна соответственно 3<= IC 0з.т /> а Зп=2U R . Ключ на входе интегратора открывается только на время коррекции К. Получаемое на выходе интегратора напряжение . 0ин = Ll (k- я) нн, 1 де М вЂ” коэффициент преобразования интегратора. В конце процесса коррекции

К будет характеризовать отклонение К от 2 как в сторону больших, так и меньших величин, и может использоваться в блоке 2 для формирования управляющего сигнала, изменяющего посредством регулятора 13 величину коэффициента передачи коднрующего тракта К. В качестве формирователя 6 задержки может быть использована простейшая ячейка

7 801242 8 памяти, показанная на фиг. 2д, где P.— после чего выходное н

> сопротивление замкнутого ключа, а ключ переписывается в фор будем считать идеальным, идеальными этом первый цикл код (для простоты) будем считать и вре- вается, в результате менные параметры второго формировате- 5 вход блока 12 сложен

I ля 10 задержки. При этих условиях все жение, равно UG1 = U, временные процессы в преобразователе Второй цикл кодиро будут определяться временными процес- аналогичным образом. сами, происходящими в первой ячейке на емкости С сохра памяти (формирователь 6). B качестве 0 щего такта кодировани

1 исходных условий примем состояние, = U, Ê, напряжени при котором напряжение на емкостях рователя 6 задержки

Сп равно нулю, а ключ первой ячейки цикла кодирования ста памяти разомкнут. -htfi, > Я -кФ- )3

Измеряемый сигнал 0 подается через входной формирователь 4,: коммута тор 7, формирователь 10 задержки на второй вход блока 12 сложения, на первый вход которого подается соответству- щ ющий эталон. С выхода блока сложения о е «, равный u, = u>-a,И» ! подается через регулятор 13 и усилитель 11 на вход формирователя 6 задержки, причем величина его становит- . 3$ ся равной "х с "эт) ", " °

С приходом ° управляющего сигнала с длительностью ht, определяемой форми- ЗО рователем эталонной длительности 17, ключ формирователя 6 задержки замыкаеТсН на время 53 и напряжение на конденсатореС изменится в соответствии с выражением

Ц=,Кi М- - c )< = „;< .и.((-е J, ф

r где 0, 4 - напряжение на конденсаторе. до момента замыкания ключа; 40 — напряжение на выходе кпюci, ча после момента его замыкания — постоянная времени (й=

ЙС ) цепи заряда конденса- 4> тора Со . Считая, что в первый момент (исходное состояние) напряжение на конденсаторе равно нулю (Ц о =О), найдем напряжение на конденсаторе после первого такта кодирования. сi" "1(" )™,, (6)

-at где 541„ ilV, =Ох atUÈ - на- у пряжение на выходе блока 12 сложения, После раэмыкания ключа коммутатор 7 замыкает выход формироватейя 6 задержки на вход формирователя 10 задержки, апр яжен не Id c< мироватепь 10. На ирования заканчичего на второй ия подается напряЖ. вания произойдет

Учитывая то, что няется от нредыдуя напряжение UC, е на выходе формик концу второго нет равным где U (Öo "а ц ) к

Раскрывая l3< и U получим

u, 0„-a,u ) ы 6 +(u„-а,о уь к -а и skj(U„-а,U )ф +ьк)-а,о )ыс.

Продолжая аналогичным образом, получим дпя h -го цикла кодирования гпе К,„ P i Sy,.

Сравнивая (7) с (3), можно сделать вывод, что процесс преобразования не измен ится, если К =2. Раскрывая значен ие, получим

k =И ®И-w)-g. (8)

Преобразуя выражение (8), найдем, что

3 =(2-К) (1-К), логарифмируя данное соотношение, найдем выражение для 5t

Из полученного выражения можно сделать вывод, что при К> 2 время выборки ЖС можно сделать сколь угодно малым. Так при К 3 54 0 W В сравнении с известной схемой преобразователя, rae время выборки Т„ о берется равным 103, выигрыш в бйстродействии буде более чем на порядок.

Формула изобретен ия

Аналого-цифровой преобразователь по авт. св. ¹ 479245, отл и ч аю— шийся тем, что, с целью увеличения точности и быстродействия преобразования, в него введены блок управления, блок выделения погрешности эталонов, блок выделения погрешности коэффициента передачи кодирующего тракта и формирователь эталонной длительности, причем первый вход блока управления подключен

9 8012 .ко второму выходу блока выделения кода,, второй вход — к выходу блока вью.ленин интервала, н выходы соединены со входами формирователя эталонной длительности, выходы которого соединены соответственно с управляющими входами первого и второго фсрмирователей первого и втсрого форьирователей задержки, при этом выход коммутатора аналогового сигнала соединен с первым входом блока выделения © погрешности эталонов и блока вычисления коэффициента передачи кодирующего трак42 10 та, вгарые входы которых соединены с выходом блока выделения интервала, а выходы соединены соответственно с третьим входом блока функциональной зависимости и блока формирования управляюmax сигналов

Источники инфор меция принятые во внимание при экспертизе

1, Авторское свидетельство СССР № 479246, кл. Н 03 К 13/17, 03. 10,72.

&01242

Ug, yr z ) уз

Ф

»

g » i V g g Кур

Составитель Л, Беляева

Редактор Л. Пчелинская Техред М. Лоя Корректор Л. Иван

Заказ 10455/ 77 Тираж 999 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., a, 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проек ная, 4