Счетчик

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

<о801252

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (á1) Дополнительное к авт. саид-ву— (51)М. Кл З

Н 03 К 21/30 (22} Заявлено 07.07.78 (21) 2638678/18-21 с присоединением заявки й9

Государственный комитет

СССР но делам изобретений и открытий (23) ПриоритетОпубликовано 3001,81, Бюллетень Йк 4

{53) У 621.374.

° 32(088.8) Дата опубликования описания 300181 (72) Авторы изобретения

М. Д. Шапиро и в. A. дугин (71) Заявитель (54 ) СЧЕТЧИК

Изобретение относится к импульсной технике, s частности к схеиам для запуска, остановки и контроля счетчика и жет быть использовано 5 в различных цифровых схемах требующих повышенной достоверностй информации, в качестве двоичного или двончно-десятичного счетчика, работающего на сложение или вычитание, а также в качестве регистра для записи параллельной или последовательной информации, ее хранения и сдвига н может быть применено в устройствах автоматики и вычислительной техники., Известен счетчик, содержащий счетные узлы, выходы старших разрядов которых соединены с входами мажоритарных элементов, выходы которых соединены через логические элементы 20 с входами счетчика (,1 3

Недостатками этого счетчика являются ограниченные функциональные воэможности н низкая достоверность функ" ционирования.

Известен также счетчик, содержащий блок мажоритарных элементов, первый, второй и третий регистры и сумматор, выходы которого соединены с входами регистров, выходы которых соединены 30 с входами блока мажоритарных элементов f2)

Недостаток счетчика заключается в невозможности реверсивного счета в двоичном и десятичном коде.

Цель изобретения — обеспечение реверсивного счета в двоичном и де-, сятичном кодах.

Ноставленная цель достигается тем, что в счетчик содержащий блок мажоритарных элементов, первый, второй и третий регистры и суьенатор, выходы которого соединены с входами регистров, выхсщы которых соединены с входами блока мажоритарных элементов, введены элементы И, И-НЕ, ИЛИ, первый, второй и третий элементы запрета и первый и второй коммутаторы, выходы которых соединены со входами сумматора, вход переноса которого соединен с выходом первого элемента запрета, первый и второй управляющие входы коввлутаторов соединены с выходами соответственно второго и третьего элеиентов запрета, входы второго и третьего разрядов второго канала первого коммутатора соединены с выходом элемента И, входы второго и третьего разрядов третьего канала первого коммутатора соедине801252 ны с выходом элемента И-НЕ, с общей шиной соединены входы всех разрядов первого канала первого коммутатора, входы первого и четвертого разрядов второго канала первого коммутатора, а также входы всех разрядов первого и четвертого каналов второго коммутатора, с шиной питания соединены входы первого и четвертого разрядов третьего канала первого коммутатора, входы всех разрядов второго и третьего каналов второго коммутатора соединены с выходами блока мажоритарных элементов выход элемента ИЛИ соединен с тактовыми входами регистров, первые входы элемента ИЛИ, первого, второго и третьего элементов запрета соединены с входом сброса счетчика, а вторые входы элемента ИЛИ, первого, второго и третьего элементов запрета соединены соответственно с шинами записи и первой, второй и третьей„управляющими шинами четвертая управляющая шина соединена с первыми входами элементов И и

И-HE,остальные входы которых соединены с выходами блока мажоритарных элементов, а пятая, шестая и седьмая управляющие шины соединены соответственно с первыми, вторыми и третьими управляющими входами регистров.

На чертеже показан счетчик, структурная схема.

Счетчик содержит блок мажоритарных элементов 1, первый 2, второй 3 и третий 4 регистры, сумматор 5, первый элемент 6 запрета первый 7 и вто7 рой 8 коммутаторы, второй 9 и третий

10 элементы запрета, элемент И 11, элемент И-HE 12 и элемент ИЛИ 13. Выходы сумматора 5 соединены с входами регистров 2, 3 и 4, выходы которых соединены с входами блока мажоритарных элементов 1, выходы коммутаторов

7 и 8 соединены со входами сумматора

5, вход переноса которого соединен с выходом первого элемента запрета б, первый и второй управляющие входы коммутаторов 7 и 8. соединены с выходами соответственно второго 9 и третьего 10 элементов запрета, входы второго и третьего разрядов второго канала первого коммутатора 7 соединены с выходом элемента И 11, входы второго и третьего разрядов третье"

ro канала первого коммутатора 7 соединены с выходом элемента И"HE 12, с общей шиной 14 соединены входы всех разрядов первого канала первого коммутатора 7, входы первого и четвертого разрядов второго канала первого коммутатора 7, а также входы всех разрядов первого и четвертого каналов второго коммутатора 8, с шиной:—

15 питания соединены входы первого и четвертого разрядов третьего канала первого коммутатора 7,входы всех разрядов второго н третьего каналов второго коммутатора 8 соединены с выходами блока мажоритарных элементов 1, выход элемента ИЛИ 13 соединен с тактовыми входами регистров 2, 3 и

4, первые входы элемента ИЛИ 13, первого 6, второго 9 и третьего 10 элементов запрета соединены с входом сброса 16 счетчика, а вторые входы элемента ИЛИ 13, первого 6, второго

9 и третьего 10 элементов запрета соединены соответственно с шиной 17 записи и первой 18, второй 19 и третьей

10 20 управляющими шинами, четвертая управляющая шина 21 соединена с перовыми входами элементов И 11 и И-HE

12, остальныз входы которых соединены с выходами блока мажоритарных элементов 1, а пятая 22, шестая 23, 15 и седьмая 24 управляющие шины соединены соответственно с первыми, вторыми и третьими управляющими входами регистров 2, 3 и 4. Входы четвертого канала первого коммутатора

2О соединены с параллельным входом 25 счетчика.

Выбор режима работы производится подачей сигналов на управляющие входы в соответствии с таблицей, при--чем переключение происходит по сигналам подаваемым на шину 22 при сдвиге параллельного кода и записи последовательного кода.

Установка счетчика в нулевое состояние происходит по импульсу на шине 16, который блокирует сигналы на шинах 18, 19 и 20. С выхода запрета 9 и 10 элементов на управляющие входы коммутаторов 7 и 8 поступают сигналы, открывающие первые каналы, входы которых соединены с общей шиной 14. Таким образом на входы сумматора 5 поступают три числа:

0000 - на входы A сумматора 5 от коммутатора 7", 0000 — на входы В сум40 матора 5 от коммутатора 8; 0 — на вход переноса сумматора 5 от элемента

6 запрета, 0000 — полученная сумма с выхода сумматора 5 по импульсу на шине 16, поступающему через элемент

ИЛИ 13 на входы регистров 2, 3 и 4.

При работе в качестве двоичного счетчика на сложение управляющие сигналы устанавливаются в соответствии с таблицей. Сигналы на шинах 19 и 20 открывают вторые каналы коммутаторов

7 и 8. После установки счетчика в

0-ое состояние на выходе сумматора

5 устанавливается число, равное сум-. ме трех слагаемых, 0000 — на входах

A сумматора 5 от коммутатора 7;

0000 - на входах В сумматора 5 от коммутатора 8, 1 — на входе переноса сумматора 5; 0001 - этот код по тактовому импульсу на шине 17 заносится в регистры 2, 3 и 4.

4Q По второму тактовому импульсу на шине 17 в регистры 2, 3 и 4 из сумматора 5 будет записано число, рав-., ное сумме трех слагаемых: 0000 — на входах 4 сумматора 5 от коммутато45 ра 7, 0001 - на входах В сумматора

801252 который формирует корректирующий

Г кол,поступающий на входы и сумматора только при значении числа за1 писанного в регистрах 2, 3 и 4 равного 0000. Например: OOOO — число на

5 входах В сумматора 5 — содержимое регистров, 2, 3 и 4; 1001 -число на рходах А сумматора 5 — корректирующий код, 0 — на входе переноса сумматора 5; 1001 — содержимое выхода р сумматора, которое заносится в регистры 2, 3 и 4 по следующему тактовому импульсу на шике 17.

Таким образом, после каждого тактового импульса содержимое регистров

2, 3 и 4 увеличивается на единицу, что соответствует работе двоичного счетчика на сложение.

Режим работы двоично-десятичного счетчика на сложение отличается от работы десятичного счетчика на сложение тем, что управляющим сигналом на шине 21 включается элемент И 11, который участвует в формировании корректирующего кода. Входы логического элемента И 11 соединены с выходами

1-го и 4 -ro разрядов блока мажоритарных элементов 1. Когда содержимое регистров 2, 3 и 4 достигнет значения 1001 на входы A сумматора

5 с выхода коммутатора 7 поступает Щ код 0110, который суммируется с содержимым . регистров, поступающим иа входы В сумматора 5 через второй канал коммутатора 8. С выходов сумматора 5 в регистры 2, 3 и 4 по д тактовому импульсу на шине 17 записывается число, равное сумме трех слагаемых: 0110 — число на входах

A сумматора 5 корректирующий код ;>

1001 — число на входах В сумматора 5;

1 — на входе переноса сумматора 5, 1-0000 полученная сумма. кодов. В регистры записывается число 0000 и на выходе 26 переноса сумматора 5 обзуетс" ед"ница переноса в следующую тетраду. Если значение числа, записанного в регистрах 2, 3 и 4 меньше 1001, то на входы A сумматора поступает число 0000 и работа счетчика до значения 1001 аналогична работе в режиме двоичного счетчика. 40

При работе универсального резервированного счетчика на вычитание в двоичном коде управляющие сигналы устанавливаются в соответствии с таблицей. Сигналы на шинах 19 и 20 от- 4 крывают третьи каналы коммутаторов

7 и 8. Элемент И-HE 12 выключен. Допускаем, что в регистрах 2, 3 и 4 записано число 1101, тогда на выходе сумматора 5 устанавливается число, равное сумме трех слагаеьых:.1111 на выходах А сумматора 5 от первого коммутатора, 1101 — на выходах В сумматора 5 — число, записанное в регист рах 2,,3 и 4, 0 — на входе переноса сумматора 5 1-1100 код, который по тактовому импульсу на шине 17 заносится в регистры 2, 3 и 4. Значение счетчика уменьшилось на 1, что соответ ствует работе счетчика на вычитание.

С выхода переноса сумматора в следую- 40 щую тетраду посылается единица иереноса.

При вычитании двоично-деоятичных чисел включается элемент .И-НЕ 12, 5 от коммутатора 8; 1 — на входе переноса сумматора 5; 0010 - сумма ко-. ,цов и т.д.

Если значение числа, записанного в регистрах 2, 3 и 4 не равно 0000Ä то как и в случае двоичного вычитания на вход A сумматора 5 из ком,мутатора 7 поступает число 1111.

Запись параллельного кода происходит в соответствии с таблицей.

Сигналы на шинах 19 и 20 открывают четвертые каналы коммутаторов 7 и 8.

Через коммутатор 7 на входы A сумматора 5 поступает входной код. На входы В сумматора 5 от коммутатора

8 поступает код 0000. На шину 18 по,дается уровень логического нуля. С выхода сумматора 5 по импульсу на шине 17 в регистры 2,3 и 4 записы-! вается код, соответствующий подан ному на входы.25 четвертого канала коммутатора 7. Если код, записанный в регистры, необходимо сдвинуть, то импульсы сдвига подаются на входы регистров 2, 3 и 4 по шине 22, а управляющие сигналы устанавливаются в соответствии с таблицей. Запись последовательной информации происходит по импульсам, поступающим по шине 22, а входная информация подается на шину 24.

При работе универсального резервированного счетчика в режиме как двоичного, так и двоично-десятичного счетчика на сложение и вычитание, помимо высокой надежности и достоверности содержимого, достигнутого за счет мажоритарного резервирования в каждом тактовом импульсе происходит коррекция содержимого любого иэ трех регистров при его случайном сбое. Это достигнуто благодаря логической обратной связи по цепи блок мажоритарных элементов 1, второй и третий каналы -коммутатора 8, входы В сумматора 5. Введение логичес ких элементов И(и-HE/ИЛИ/ трех элементов запрета и двух четырехканальных коммутаторов существенно расширяет функциональные возможности универсального резервированного счетчика, дает возможность испольэовать его как многофункциональное устройство с высокой надежностью и достовер. ностью хранимой информации.

801252

Режим работы

19 20 23 21 18 24

Примечание

Двоичный счетчик на сложение

По тактам

1 О 1 О 1 х на выходе элемента 13 Двоично-десятичный счетчик на сложение

1 0 1 1 1 х То же

Двоичный счетчик на вычитание

О 1 1 0 0 х

Двоично-десятичный счетчик на вычитание

О 1 1 1 0 х

Запись параллельного кода

1 1 1 x О х

Сдвиг записан-. ного параллельного кода х х 0 х х 0 По тактам на шине 22

Запись последовательного кода (сдвиговой регистр) х х 0 х х Вход- То же ной код

Формула изобретения

Счетчик, содержащий блок мажори; тарных элементов, первый, второй и третий регистры и суввеатор, выходы которого соединены с входами регистров, выходы которых соединены с входами блока мажоритарных элементов, 45 отличающийся тем, что, с целью обеспечения реверсивного счета в двоичном и десятичном кодах, в негр введены элементы И,И-HE, ИЛИ (первый второй и третий элементы за 5ф прета и первый и второй коммутаторы, выходы которых соединены со входами суьвюатора, вход переноса которого соединен с выходом первого элемента запрета, первый и второй управляющие 55 входы коммутаторов соединены с выходами соответственно второго и третьего элементов запрета, входы второга и третьего разрядов второго канала первого коммутатора соединены е выходом элемента И, входы второго и 40 третьего разрядов третьего канала первого коммутатора соединены с выходом элемента И-НЕ, с общей шиной соединены входы всех разрядов первого канала первого коммутатора, вхо- 65 ды первого и четвертого разрядов второго канала первого коммутатора, а также входы всех разрядов первого и четвертого каналов второго коммутатора, с шиной питания соединены вкоды первого и четвертого разрядов третьего канала первого коммутатора, входы всех разрядов второго и третьего каналов второго коммутатора соединены с выходами блока мажоритарных элементов, выход элемента ИЛИ соединен с тактовыми входава регистров,, первые входы элемента ИЛИ, первого, второго и третьего элементов запрета соединены с входом сброса счетчика, а вторые входы элемента ИЛИ, первого, второго и третьего элементов запрета соединены соответственно с шинами записи и первой, второй и третьей управляющими шинами, четвертая управляющая шина соединена с первыми входами элементов И и И«НЕ, остальные входы которых соединены с выходами блока мажоритарных элементов, а пятая, шестая и седьмая управляющие шины соединены соответственно с первыми, вторыми и третьими управляющими входами регистров.

801252

1 0

A. Г. Цифровые вымашины. М., "Эперс. 266, рис. 10"3.8

Составитель О. Скворцов

Редактор Л . Пчелинская Тех д .М.Голинка Ко екто

Заказ 0 р р Н Швь

5 ПГЛ Тираж 999 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва, Ж-35 Раушская наб. д . 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 429536, кл. Н 03 К 23/00, 19?2.

2. Шигин числительные гия", 1971 (прототип).