Цифровой умножитель частоты

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ()803100 (61) Дополнительное к авт. свид-ву— (22) Заявлено 26.09.78 (21) 2671849/18-09 с присоединением заявки №вЂ” (23) Приоритет— (51) М.К .

Н 03 В 19/00

Н 03 К 5/01

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 621.374..4 (088.8) Опубликовано 07.02.81. Бюллетень №5

Дата опубликования описания 17.02.81

Н. П. Сухоставцев и П. И. Рябухин,, j 4 "" стт

- ФЦ; ",. — т ., г ;;:-, ьу" 1(ел °

*".. ».,,:: (72) Авторы изобретения (71) Заявитель (54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относится к электрорадиоизмерениям и может быть использовано в информационно-измерительных системах различного назначения.

Известен цифровой умножитель частоты, содержащий последовательно соединенные генератор опорной частоты, делитель частоты с постоянным коэффициентом деления, счетчик, регистр памяти, блок переноса кода, управляемый делитель частоты, блок коррекции и ключ, сигнальный вход которого подключен к выходу генератора опорной частоты, а также элемент ИЛИ, один из входов которого подключен к выходу управляемого делителя частоты, и последовательно соединенные формирователь импульсов, вход которого является входом цифрового умножителя частоты, и блок управления, первый выход которого подключен к управляющему входу блока коррекции, а второй выход — к управляющему входу делителя частоты с постоянным коэффициентом деления (1) .

Однако известный цифровой умножитель частоты имеет ограниченное значение коэффициента умножения и недостаточную точность.

Цель изобретения — увеличение коэффициента умножения и повышение его точности.

Для этого в цифровой умножитель частоты, содержащий последовательно соединенные генератор опорной частоты, делитель частоты с постоянным коэффициентом деления, счетчик, регистр памяти, блок переноса кода, управляемый делитель частоты, блок коррекции и ключ, сигнальный вход которого подключен к выходу генератора опорто ной частоты, а также элемент ИЛИ, один из входов которого подключен к выходу управляемого делителя частоты, и последовательно соединенные формирователь импульсов, вход которого является входом цифрового умножителя частоты, и блок управле15 ния, первыи выход которого подключен к управляющему входу блока коррекции, а второй выход — к управляющему входу делителя частоты с постоянным коэффициентом деления, введены формирователь сетки частот, и электронных переключателей, п дополнительных управляемых делителей частоты, и дополнительных блоков переноса кода и компаратор кодов, управляющий вход которого подключен к первому выходу бло803100 ка управления, первый сигнальный вход— к выходу счетчика, второй сигнальный вход --- к выходу регистра памяти и к разрешающим входам всех блоков переноса кода, а выход — — к разрешающему входу регистра памяти, к первым управляющим входам электронных переключателей и всех блоков переноса кода, при этом первый выход формирователя сетки частот подключен к первым сигнальным входам электронных переключателей и к сигнальному входу управляемого делителя частоты, выход которого подключен к второму управляющему входу блока переноса кода, др тие и выходов формирователя сетки частот подключены к вторым сигнальным входам соответствук>щих электронных переключателей, выходы которых подключены к сигнальным входам соответствующих дополнительных управляемых делителей частоты, разрешающие входы которых подключены к выходам соответствующих дополнительных блоков переноса кода, выходы дополнительных управляемых делителей частоты подключены к вторым управляющим входам соответствующих электронных переключателей и дополнительных блоков переноса кода, и к соответствующим входам элемента ИЛИ, выход которого является выходом цифрового умножителя частоты, а выход ключа подключен к входу формирователя сетки частот.

На фиг. 1 представлена структурная электрическая схема цифрового умножителя частоты; на фиг. 2 — временные диаграммы его работы.

Цифровой умножитель частоты содержит формирователь 1 импульсов, блок 2 управления, генератор 3 опорной частоты, делитель 4 частоты с постоянным коэффициентом деления, блок 5 коррекции, ключ 6, счетчик 7, регистр 8 памяти, компаратор

9 кодов, формирователь 10 сетки частот, электронные переключатели 11 — 13, управляемые делители 14 — 17 частоты (с переменным коэффициентом деления), блоки 18—

2l переноса кода, элемент ИЛИ 22.

Устройство работает следующим образом.

При подаче на вход устройства сигнала

U8x умножаемой частоты Fgx блок 2 по началУ пеРиода сигнала 36х РазРешает пРохождение импульсов генератора 3 частотой

f через делитель 4. В делителе 4 установлен коэффициент деления ф, где к — требуемый коэффициент умножения частоты Ях.

Импульсы с выхода делителя 4 поступают с частотой п на вход счетчика 7.

По окончании первого периода сигнала

U6x; импульс блока 2 переносит остаток кода hN из делителя 4 в блок 5 и разрешает сравнение компаратором 9 кодов счетчика

7 и регистра 8. число импульсов частоты Я,, < = 4 ьх.

В блоке 5 зафиксировано число .&1, равное остатку от деления числа N на частное ф ьИ-У-q.

Так как в начальный момент работы устройства коды счетчика 7 и регистра 8 не совпадают, то на выходе компаратора 9 появляется импульс несовпадения кодов, разрешающий перенос кода счетчика 7 в ре 3 гистр 8 и кода регистра 8 одновременно во все управляемые делители частоты (УДЧ) 26

33

36

В конце периода Т х = †„ в счетчике 7

Рех зафиксировано число q, равйое целой части выражения — - - Tg„, t7f

К =(ц >е ix).

За это время на вход делителя 4 поступило

14 — 17 посредством блоков 18 — 21 переноса. Выходной импульс компаратора 9 поступает также на переключатели 11 — 13, которые переключают входы дополнительных УДЧ 15 — 17 с основного (первого) выхода формирователя 10 сетки частот на дополнительные выходы, таким образом, что вход i-го управляемого делителя частоты подключается к i-му выходу формирователя 10, à 1+ 1 вход — к 1 -+- 1 выходу формирователя 10. Последний обеспечивает следующие значения выходных часУ,О Р 16 g =) Q 3

Я+

Для случая и = 4 (фиг. 1) значения выходных частот формирователя 10 сетки частот равны

У,=У, У,- У > 4,=64 А1" т

Формирователь 10 легко может быть реализован, например на основе делителя с дробным коэффициентом деления с изъятием отдельных импульсов из выходной импульсной последовательности.

При этом импульсы на выходах УДЧ

14 — 17 появляются через различные интервалы времени от момента одновременного переноса кода регистра 8 в УДЧ 14 — 17.

Действительно, интервал времени

, =1o 1) =,) ф Я,ю 7j)8 (fbi

Т,ф.у=оТ.

При изменении входной частоты Fgx устройства соответственно меняется код q, но выходные импульсы УДЧ 15 — 17 всегда равномерно расставлены в интервале (периоде)

Т,. Выходной сигнал устройства представляет собой периодическую равномерную последовательность импульсов с периодом повторения tq — — — — -Д

4 *т;-Йу, Ф „ "

Первый же выходной импульс каждого дополнительного УДЧ 15 — 17 возвращает электронный переключатель ll — 13, расположенный на его входе, в исходное состоя808100 ние, т, е. такое состояние, при котором вход дополнительного УДЧ 15 — 17 подключается к основному (первому) выходу формирователя 10. Электронный переключатель остается в таком состоянии до момента изме нения кода в регистре 8.

Начиная с второго периода входного сигнала, число q в дополняющем коде вводится через блоки 18 — 21 переноса раздельно в каждый из УДЧ 14 — 17 по их выходным импульсам. Число q равно целой части частного . Для исключения погрешности умNe О ножения частоты входного сигнала из-за некратности чисел N и Д- в блоке 5, содержащего, например блок переноса кода делителя 4, счетчик, элементы И и одновибратор, осуществляется коррекция периода повторения выходных импульсов устройства. Если перенос из делителя 4 в счетчик блока 5 код ЬМ р О, то каждый выходной импульс

УДЧ 14 запускает одновибра-.ор, который выдает единичный импульс, закрывающий ключ 6 на время t> — — -. Из последовательао ности импульсов генератора 3 вычитается один импульс, что приводит к появлению следующего выходного импульса устройства позже на время Т, кроме того, из кода счетчика блока 5 до установки его в нуле- ы вое значение по каждому импульсу одновибратора вычитается один импульс. В итоге сумма периодов t, умноженной частоты равна периоду Tg)I к >, т Вд ВХ, т. е. интегральное (среднее) за период Tg значение коэффициента умножения является точным. Однако, вследствие погрешности дискретности преобразования периода ТЕх в число импульсов длительности единичных интервалов 1„; выходной последовательности устройства формируются с погрешностью, что существенно ухудшает точность устройств, например фазоизмерительных, использующих цифровой умножитель частоты в качестве формирователя квантующей последовательности импульсов или в качестве 4р входных умножителей частоты в случае измерения мгновенных значений разности фаз сигналов. В заявленном устройстве эта погрешность уменьшена в и раз. Действительно, так как шаг дискретности преобразова4э ния в устройстве-прототипе равен ktp, длительность первого интервала t><, а также периодов tyj, ty+ ..., формирующихся после обнуления счетчика в блоке коррекции, равна t>q (точное значение периода умноженной частоты („ — — t (q + „ ), при этом погрешность формирования интервала (( Ы„; =8gQ ® -g, В заявленном устройстве шаг дискретности преобразования равен — „" to,,так как коэффициент деления делителя 4 в и раз меньше требуемого коэффициента умножеИ ния. Легко показать, что при этом погрешность формирования интервала

Q$/ М !"- °

ТBH!I÷ Образом, Bc., едствие повышения

3;!я-;сгн>Я выхо((н(?й частоты делителя 4 от

Д.> Пф Iij)H PHBIIHIX;3113 IQIIHHX И У МНОЖ3Емы: частот точность заявлен!!Огo устройства

:! i! РЯ . Ill>li!ГЕ Г? . j? Я>ii.:СНИ .О (.. УСТРОЙСТВОМ, Вblt>P3 и Н!>IМ Г. !(3 Ч((Тl!С П .)ОТОТИ П3..

Г! j?H зяд!>ниl>!." ;!О; j)>.=lèí()cTII умножения (> н >, >:>(!)(! l l ii, ii ll i t ., н >!(ения 1(B j. )>(H HH Граill -Ill JH .3C ГО > d,цп .i r >33O I3 33 IB. Я>ЕМ(!ГО У СТГ> о и с т в 3 в и j? 3 " 3 hi: B i i o c P 3 I3 I H? H H Io c I P QTQтипо".. При равных:!Ия !ениях частот и равной погрешности умножения (в случае ссл;! к;>эффицпент д>.л 1>ия делителя 4 в:;аЯ!)л>к,"!о!>! >стро;!с .>с j) i B(. II j() коэффи IH.:li !, МНО)К -!IHI! Д.i .:.l;li;. >!ОГО > СТ,>OHCTB3 В и;) : . 3 Бы!и> !1О cp 3 B HO!-.ию с пГ? Ототипо и.

Естественно„ что по сравнению с Известным устройством, одновременно могут быть

ПОВЫШЕНЫ H ТОЧНО" ТЬ > II Ç)!.OÍ!iil В II )?33

И BBРХНЯЯ ГР3 Н!! >Н1с! Я::: 3СТО 3 >СТРОГ((ТВЯ В п) ряз и коэффициент умн(. ж(.»HIH в 4 раз, но при этом и !.П .п !1 = и.

®О() II i.;: H .!с>б!э >темl > я

Цифровой умножитсль частоты, содержаший последовательно соединенные генератор опорной часто1 ы, де,)итель час!О? ы

С ПОСТОЯННЫМ КОЭф((>ИЦ!1"..НТОМ Де:!ЕНИ!1> СЧСТчик; .регистр памят«, блок перенося кода, уйравляемый делитель частоты, блок коррекции и к!юч, сигнальный вход которого подключен к вь!ходу генератора опорной частоты, а также элемент ИЛИ, Один из входов которого подключен к выходу управляемого делителя частоты, и последовательно соединенные формироьатель Импульсов. вход которого являетсп входом цифрового умножителя частоты, и блок управления, перB bi H ВЫХОД KOTO J?O »0 Н(?>!!> >Не? ЧЕH K )> «P3 B. BIO гцему входу блока коррекции, а второй выход — к управляющему входу делителя частоты с постоянным коэффициентом деле-!!!!я, от)1ича(ои(и1(гя тем, что, с целью увеличения коэффициента умножения и повышения его точности, введены формирователь сетки частот, и электронных переключателей, и дополнительных управляемых делителей частоты, и дополнительных блоков переноса кода и компаратор кодов, управляющий вход которого подключен к первому выходу блока управления, первый сигнальный вход — к выходу счетчика, второй сигнальный вход — к выходу регистра памяти и к разрешающим входам всех блоков переноса кода, а выход — к разрешающему входу регистра памяти, к первым управляю1цим входам электронных переключателей и всех блоков. переноса кода, при этом первый выход формирователя сетки частот подключен к первым сигнальным входам электронных переключателей и к сигнальному входу управляемого делителя частоты, выход

803100 которого подключен к второму управляющему входу блока, переноса кода, другие, и выходов формирователя сетки частот подключены к вторым сигнальным входам соответствующих электронных переключателей, выходы которых подключены к сигналь- з ным входам соответствующих дополнительных управляемых делителей частоты, разрешающие входы которых подключены к выходам соответствующих дополнительных блоков переноса кода, выходы.дополнительных управляемых делителей частоты подклю- о чены к вторым управляющим входам соответствующих электронных переключателей и дополнительных блоков переноса кода, и к соответствующим входам элемента ИЛИ, выход которого является выходом цифрового умножителя частоты, а выход ключа подключен к входу формирователя сетки частот.

Источники информации, принятые во внимание при экспертизе

l. Авторское свидетельство СССР № 576658, кл. Н 03 К 5/01, 1976 (прототип).

803100

ЯЧМ

УЯч/5

ДДЧ 17 т1

Составитель Н.Матвиенко

Редактор Г. Петрова Техред А. Бойкас Корректор М. немчик

Заказ 10275 69 Тираж 993 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП сПатент», г. Ужгород, ул. Проектная, 4