Устройство для асинхронной передачицифровой информации по синхронномуканалу связи

 

Союз Советскик

Социалистических

Республик

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

«ii 803109 (61) Дополнительное к авт. свид-ву— (22) Заявлено 31.07.78 (21) 2650396/18-09 (51) М. Кл.

Н 043 3/06 с присоединением заявки №вЂ” (23) Приоритет—

Государственный комитет (53) УДК 621.395. .44:621.37 (088.8) по делам изобретений и открытий

Опубликовано 07.02.81. Бюллетень № 5

Дата опубликования описания 17.02.81

В. С. Мальков (72) А втор изобретения

t l

1 (71) Заявитель (54) УСТРОЙСТВО ДЛЯ АСИНХРОННОЙ ПЕРЕДАЧИ

ЦИФРОВОЙ ИНФОРМАЦИИ ПО СИНХРОННОМУ КАНАЛУ

СВЯЗИ

Изобретение относится к многоканальной цифровой аппаратуре связи и может использоваться в системах асинхронной передачи цифровой информации от автономных источников по синхронным каналам связи многоканальных импульсных систем с временным уплотнением каналов.

Известно устройство для асинхронной передачи цифровой информации по синхронному каналу связи, содержащее фазовый дискриминатор, первый и второй выходы которого через управляемый делитель подключены к первому входу блока регистрации и к входу анализатора двойного стробирования, выход которого подключен к первому входу фазового дискриминатора, выход задающего генератора подключен к другому входу управляемого делителя, а второй вход фазового дискриминатора соединен с вторым входом блока регистрации (1) .

Однако известное устройство имеет низкую точность передачи.

Цель изобретения — повышение точности передачи.

Для этого в устройстводля асинхронной передачи цифровой информации по синхронному каналу связи, содержащее фазовый дискриминатор, первый и второй выходы которого через управляемый делитель подключены к первому входу блока регистрации и к входу анализатора двойного стробирования, выход которого подключен к первому входу фазового дискриминатора, выход задающего генератора подключен к другому входу управляемого делителя, а второй вход фазового дискриминатора соединен с вторым входом блока регистрации, введены триггер, элементы И и блок выделения зна1п коперемен, при этом первый и второй выходы фазового дискриминатора через триггер подключены к первым входам первого и второго элементов И, выходы которых подключены к третьему и четвертому входам блока регистрации, выход анализатора двойного стробирования подключен к вторым входам элементов И, а второй вход фазового дискриминатора через блок выделения знакоперемен подключен к третьим входам элементов И. При этом блок регистрации содерщ жит последовательно соединенные первую линию задержки, первый элемент НЕТ, вторую линию задержки, второй элемент НЕТ и узел считывания, при этом считывающий вход узла считывания является первым вхо803109 дом блока регистрации, вход первой линии задержки является вторым входом блока регистрации, а запрещающие входы первого и второго элементов НЕТ являются соответственно четвертым и третьим входами блока регистрации.

На чертеже приведена структурная электрическая схема предлагаемого устройства.

Устройство содержит фазовый дискриминатор 1, управляемый делитель 2, задающий генератор 3, блок 4 регистрации, состоящий из первой линии 5 задержки, первого элемента НЕТ 6, второй линии 7 задерж ки, второго элемента НЕТ 8, узла 9 считывания, анализатор 10 двойного стробирования, триггер 11, элементы И 12, 13, блок 14 выделения знакоперемен.

Устройство работает следующим образом.

При рассогласовании фазы импульсов частоты регистрации 1р, формируемых делителем 2, с первого или второго выхода дискриминатора 1 подается сигнал отставания или сигнал опережения, который устанавливает триггер 11 в состояние «1» или «О».

Одновременно с моментом установки триггера 11 в то или другое состояние с выхода анализатора 10 и с выхода блока 14. подаются сигналы на второи и третий входы элементов И 12, 13. Если триггер 11 был установлен в состояние «1», то на блок 4 подается сигнал с выхода первого элемента И 12, если он был установлен в состояние «О», то на блок 4 подается сигнал с выхода второго элемента И 13.

Подача дискриминатором 1 сигналов отставания или опережения производится при приеме одной из следующих четырех комбинаций двоичного кода, поступающих из канала связи с частотой f„: 0010, 1101 или.

0100, 1011, причем в этих комбинациях прием второго и третьего знаков, в сочетании представляющие собой знакоперемену (01 или 10), производится за один период частоты регистрации f>, вследствие того, что частота f q превышает частоту f p так, что < - - <Л, l р

Прием знакоперемены за один период частоты fp может быть произведен также и при подаче из канала связи следующих двух комбинаций двоичного кода: 0011, 1100.

Если регистрацию принимаемого сигнала производить методом стробирования, то из двух знаков знакоперемены, принятой за один период частоты fp, может быть зарегистрирован неправильный (повторяющий, дублирующий, зарегистрированный ранее знак или знак, подлежащий регистрации в следующем периоде частоты fp), в результате чего на выходе блока 4 фиксируется ошибка в принимаемой информации.

В предложенном устройстве тот или другой знак в знакоперемене регистрируется в зависимости от зафиксированного направления рассогласования, т. е. в зависимости от того, в каком состоянии находится триггер 11. Так, если триггер 11 был установлен в состояние «1», то из двух разноименных знаков, принимаемых за один период частоты fp, регистрируется второй, а если триггер 11 был установлен в состояние «О»,— то первый знак знакоперемены. Это достигается следующим образом. В случае приема за один такт частоты fp разноименных

И 12, который, поступая на элемент НЕТ 8, запрещает запись на узел 9 первого (по времени поступления) знака из этой знакоперемены. Если импульсы частоты fp опережают по фазе импульсы частоты f p, то триггер ll будет установлен в положение

«О», и сигналом с выхода элемента И 13 запрещается запись на линию 7 второго (по времени поступления) знака из знакоперемены.

Величина задержки линии 7 равна длительности одного периода частоты f„. Линия 5 выравнивает по времени момент поступления сигнала с выхода элемента И 13 с моментом поступления второго знака анализируемой знакоперемены из канала связи.

И Величина этой задержки не превышает по времени длительности двух-четырех периодов частоты f„.

Последовательность знаков, в которой некоторые дублирующие знаки передавае4 мой информации исключены с помощью элементов НЕТ, записывается в узел 9, откуда она считывается импульсами тактовой частоты f .

При р, = р — — 1/2 вероятность появления ошибки на выходе блока 4 р предло4$ женного устройства при приеме знакоперемены за один период частоты fp в процессе фазирования равна

P."„-Р0- Ь -Ю где р — вероятность ошибки в. канале связи;

q=1 — р.

При отсутствии ошибок в канале связи, т. е. при р = О, ошибки на выходе блока 4 устройства отсутствуют (р — — О) .

При наличии ошибок в канале связи, и когда рvО, PîN Р+ Д(9 ) ф

P+4P Ð- Ü;ЯРЧ

803109

Формула изобретения

Составитель Е. Голуб

Техред А. Бойкас Корректор Г. Назарова

Тираж 70ф Подписное

Редактор Е. Петрова

Заказ 10276/69

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

1l3035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 где р, и ро — вероятности появления знаков

«1» и «О» в передаваемой информации, следовательно, и в этом случае р, (рем, так как

0:2р1 < 44.

Таким образом, в процессе фазирования в случае приема разноименных знаков принимаемой информации за один период частоты регистрации тот или другой знак информации регистрируется в зависимости от зафиксированного триггером направления рассогласования, что позволяет выбрать неискаженный знак и уменьшить число ошибок на выходе блока регистрации.

l. Устройство для асинхронной передачи цифровой информации по синхронному каналу связи, содержащее фазовый дискриминатор, первый и второй выходы которого через управляемый делитель подключены к первому входу блока регистрации и к входу анализатора двойного стробирования, выход которого подключен к первому входу фазового дискриминатора, выход задающего генератора подключен к другому входу управляемого делителя, а второй вход фазового дискриминатора соединен с вторым входом блока регистрации, отличающееся тем, что, с целью повышения точности передачи, введены триггер, элементы И и блок выделения знакоперемен, при этом первый и второй выходы фазового дискриминатора через триггер подключены к первым входам первого и второго элементов И, выходы которых подключены к третьему и четвертому входам блока регистрации, выход анализатора двойного стробирования подключен к вторым входам элементов И, а второй вход фазового дискриминатора через блок выделения знакопере14 мен подключен к третьим входам элементов И.

2. Устройство по п. 1, отличающееся тем, что блок регистрации содержит последовательно соединенные первую линию задержки, первый элемент НЕТ, вторую линию задержки, второй элемент НЕТ и узел считывания, при этом считывающий вход узла считывания является первым входом блока ретистрации, вх п первой линии задержки явзф ляется вторым входом блока регистрации, а запрещающие входы первого и второго элементов НЕТ являются соответственно четвертым и третьим входами блока регистрации.

Источники информации принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 634466, кл. Н 04 3 3/06, 1977 (прототип) .