Адаптивный временной дискретизатор

 

ОПИСАНИЕ

H 3 0 Б Р Е Т Е Н И 8 „„80534 1

К АВТОРСКОМУ СВ ЕТЕЛЬСТВУ

Союз Советских

Социалистических ресвублнк (61) Дополнительное к авт. саид-ву (22) Заявлено 160179 (23) 2714596/18-24 я)м. к.

G .06 G 7/02

Н 03 К 13/02 с присоединением заявки йо (23)Приоритет

Государственный ввмнтет

СССР во дави «зобретеннй н открытий

Опубликовано 150231. Бюллетень ЙЯ 6

Дата опубликования описания 150281 (53) УДК 681. 335 (088.8) (72) Автор изобретения

В. И. Чумак! (71) Заявитель

Белорусский ордена Трудового Красного Знамени государственный университет им. В. И. Ленина,. (54) АДАПТИВНЫЙ ВРЕИЕННОЙ ДИСКРЕТИЗАТОР

Изобретение .относится к автоматике и вычислительной технике и может быть использовано в информационноизмерительных системах для передачи сигналов малым количеством данных, необходимых для восстановления сиг. нала с максимально-допустимой относительной погрешностью.

Известен адаптивный временной дискретизатор, содержащий блок дифферен-. цирования, запоминающе-вычитающий блок,. управляемый делитель напряжения, блок сравнения и счетчик 1) .

Известен также адаптивный времен-. ной дискретиэатор, содержащий управ- 15 ляемый ключ, блок памяти, измерительный элемент блок сравнения и блок управле ния П ).

Недостатком известных устройств является низкая точность работы. 20

Наиболее близким к предлагаемому является адаптивный временной дискретиэатор, содержащий блок задания допустимой погрешности, управляемый ключ, сигнальный вход которого подключен к входной шине дискретиэатора и к сигнальному входу sanoминающего блока, а управляющий вход— к управляющему входу запоминающего блока и к входам Обнуления счетчика 30 и интегратора, причем выходы разрядов счетчика, соединенного счетным входом с шиной тактовых импульсов, подключены к управляющим входам управляемого генератора логарифмической функции и к управляющим входам управляемого делителя напряжения, сигнальный вход которого соединен. с первым входом вычитающего блока, а выход — с сигнальным входом интегратора, подключенного выходом к второму входу вычитающего блока, соединенного выходом с первым входом компаратора, причем выход управляемого ключа является выходом дискретиэатора, а выход запоминающего блока, который дополнительно выполняет функции вычитания, подключен к сигнальному входу управляемого делителя напряжения, причем управляемый генератор логарифмической функции соединен входом опорного сигнала с выходом блока задания допустимой погреш- ности, а выходом — со вторым входом комнаратора, подключенного выходом к управляющему входу управляемого. ключа (3) .

Недостатком известного устройства является уменьшение длины адантивного времеНного интервала дискре805341 тизации при обеспечении заданной относительной погрешности восстановления.

Цель изобретения — увеличение длины адаптивного временного интервала при обеспечении заданной относительной погрешности.

С этой целью в адаптивный временной дискретизатор, содержащий блок задания допустимой погрешности, управляемый ключ, сигнальный вход которого подключен к входной шине дискретизатора и к сигнальному входу запоминающего блока, а управляющий вход— к управляющему входу запоминающего блока и к входам обнуления счетчика и интегратора, причем выходы разрядов счетчика, соединенного счетным входом с шиной тактовых импульсов, подключены к управляющим входам управляе- мого генератора логарифмической функции и к управляющим входам первого управляемого делителя напряжения, сигнальный вход которого соединен с первым входом вычитающего блока, а выход — с сигнальным входом интегратора, подключенного выходом к втором в входу вычитающего блока, соединенного выходом с первым входом первого компаратора, причем выход управляемого ключа является выходом дискретизатора, дополнительно введены управляемый усилитель напряжения, второй управляемый делитель напряжения, элемент ИЛИ и второй компаратор, подключенный первым входом к выходу выЧитающего блока, прнчем элемент

ИЛИ соединен выходом с управляемого входом управляемого ключа, а входа- ми — с выходами первого и второго компараторов, подключенных вторыми входами соответственно к выходам второго управляемого делителя напряжения и управляемого усилителя напряжения, управляющие входы которых соединены с выходами блока задания допустимой погрешности, а сигнальные входы — с выходом управляемого генератора логарифмической функции, подключенного входом опорного сигнала к выходу запоминающего блока, причем сигнальный вход первого управляемого делителя напряжения соединен с входной шиной дискретизатора.

На чертеже изображена блок-схема устройства.

Адаптивный временной дискретизатор содержит управляемый ключ 1, сигнальный вход которого подключен к входной шине 2 дискретизатора и к сигнальному входу запоминающего блока

3, а управляющий вход — к управляющему входу запоминающего блока 3, к входам обнуления счетчика 4 и интегратора 5, и к выходу элемента ИЛИ 6.

Выходы разрядов счетчика 4, соединенного счетным входом с шиной тактовых импульсов, подключены к управляю,г1им входам управляемого генератора 7 логарифмической функции и к управляющим входам первого управляемого делителя 8 напряжения. Делитель 8 соединен сигнальным входом с входной шиной 2 днскретизатора и с первым входом вычитающего блока 9, а выходом с сигнальным входом интегратора 5.

Выход интегратора 5 подключен к второму входу вычитающего блока 9. Выход блока 9 соединен с первыми входами первого и второго компараторов 10 и

11, подключенных выходами к входам элемента ИЛИ б. Вторые входы компа-. раторов 10 и 11 соединены соответственно с выходами второго управляемого делителя напряжения 12 и управляемого усилителя напряжения 13. Делитель 12 и усилитель 13 подключен управляющими входами к выходам блока

14 задания допустимой погрешности, 20 а сигнальными входами — к выходу управляемого генератора 7 логарифмической функции. Вход опорного сигнала генератора 7 соединен с выходом запоминающего блока 3. Выход ключа

y$ 1 является выходом 15 днскретизатора.

Адаптивный временной дискретнзатор работает следующим образом.

С выхода вычитающего блока 9 на первые входы компараторов 10 и 11 в момент времени г поступает напряжение

U 1 dt - x(t), с x(t) о где х(г) — входной сигнал (напряже— ние) на входной шине 2

35 дискретизатора.

С выхода управляемого генератора 7 логарифмической функции на вторые входы компараторов 10 и 11 через управляемый делитель напряжения 12 с коэффициентом деления Ка =

40 где У вЂ” допустимая относительйая погрешность, задаваемая блоком 14, и через управляемый усилитель напряжения 1 3 с коэффициентом усиления

К =- — — -- подаются напряжения:

У .г+ Ё

U - — x (t) P.n t, 1

1

U> = — ° к(g) (пt, (. где x(t ) — значение входного сигна$O

0 ла, фиксируемое в запоминающем блоке 3 в момент времени t0.

В процессе работы компараторы 10 и 11 сравнивают напряжение с выхода вычитающего блока 9 с выходными напряжениями делителя 12 и усилителя

13 и в случае невыполнения одного из неравенств

"9

U„) Ug выдают через элемент ИЛИ б управляющий сигнал на прекращение текущего адаптивного интервала временной дискретизации. Этот сигнал обнуляет интегратор 5, счетчик 4 и производит перезапись в запоминаю805341

Формула изобретения

И Заказ 10905/73

756 Подписное ) 65, щий блок 3 очередного существенного значения входного сигнала.

Таким образом, условия формирования адаптивного временного интервала имеют вид: (1-d )x(t)-(1-Гjx (t) ° t (x(ty), (1+4 (x(t) †(1+8)x (t) ° t ) х(tO).

Как видно из этих неравенств, прекращение адаптивного временного интервала означает, что аппроксимирующая грямая проходит через значение

x(t>) в момент времени t> 0 начала интервала и касается нижйей или верхней границы коридора допустимой относительной погрешности, что позволяет увеличить длину адаптивного временного интервала по сравнению с из- 1$ вестным устройством при обеспечении заданной относительной погрешности, что в свою очередь позволяет эффективно использовать рассмотренный дискретизатор с аналого-цифровыми Я преобразователями, осуществляющими преобразование напряжения в код с постоянной относмтельной погрешностью квантования.

Адаптивный временной дискретизатор, содержащий блок задания допустимой погрешности, управляемый ключ, сигнальный вход которого подключен к входной шине дискретизатора и к сигнальному входу запоминающего блока, а управляющий вход — к управляющему входу запоминающего блока и к входам обнуления счетчика и интегратора, причем выходы разрядов счетчика, соединенного счетным входом с шиной тактовых импульсов, подключены к управляющим входам управляемого 4{) генератора логарифмической функции и к управляющим входам первого управляемого делителя напряжения, сигнальный вход которого соединен с первым входом вычитающего блока, а выход — с сигнальным входом интегратора, подключенного выходом к второму входу вычитающего блока, соединенного выходом с первым .ходом первого компаратора, причем выход управляемого ключа является выходом дискретизатора, отличающийся тем, что, с целью увеличения длины адаптивного временного интервала при обеспечении заданной относительной погрешности, в дискретизатор дополнительно введены управляемый усилитель напряжения, второй управляемый делитель напряжения, элемент ИЛИ и второй компаратор, подключенный первьм входси к выходу вычитающего блока, причем элемент ИЛИ соединен выходом с управляющим входом управляемого ключа, а входами — с выходами первого и второго компараторов, подключенных вторыми входами соответственно к выходам второго управляемого делителя напряжения н управляемого усилителя напряжения, управляющие входы которых соединены с выходами блока задания допустимой погрешности, а сигнальные входы — с выходом управляемого генератора логарифмической функции, подключенного входом опорного сигнала к выходу запоминающего блока, причем сигнальный вход первого управляемого делителя напряжения соединен с входной шиной дискретизатора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свиде тельство СССР

Р 245455, кл. G 06 G 7/02, 1965.

2. Авторское свидетельство СССР

Р 394800, кл. G 06 G 7/02, 1971.

3. Авторское свидетельство СССР

9 575770, кл. G 06 G 7/02,;,н.

Н 03 К 13/17, 1976 (прототип) .

Филиал ППП "Патент", r.Óæãîðoä,óë. Проектная,4