Аналого-цифровой преобразователь

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советснид

Социалистически к

Рвснублик ()805488

Ъ (61) Дополнительное к авт. саид-ву— (22) Заявлено 05 ° 02. 79 (21) 2722344/18-21 (51) М. Кл.з

Н 03 К 13/17 с присоединением заявки Нов (23) Приоритет

Опубликовано 15,02,81, Бюллетень Йо б

Государственнмй комнтет

СССР но делам нзобретеннй н открытнй (53) УДМ 881. 25 (088.8) Дата опубликования описания 180281 (72) Авторы изобретения

В.Н.Махов, A.Â.Æóêîâ, О.В.Игнатьев, Н. и Б.С .Новисов (71) Заявитель

Уральский ордена Трудового Красного Зн институт им. С.М.Кирова (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к радио" технике и предназначено для использования в спектрометрии ионизирующих измерений.

Известен аналого-цифровой преобразователь, содержащий дискриминатор уровня, генератор эталонов, устройство выборки и хранения 1) .

Недостатком устройства является низкое быстродействие.

Известен аналого-цифровой преобразователь, содержащий входное устройство, соединенное с первым входом . коммутатора, выход которого через последовательно соединенные сумматор, две ячейки памяти соединен со своим вт9рым входом, второй вход сумматора через генератор эталонов, блок управления генератором эталонов соединен с выходом задающего генератора, выход сумматора через дискриминатор уровня соединен с входом регистра сдвига, выход которого соединен с входом блока вывода кода, логические входы и выходы входного устройства, коммутатора, ячеек памя-ти, дискриминатора уровня, регистра сдвига, блока вывода кода и задающе. го генератора соединены с блоком управления j2).

Недостатком устройства является низкое быстродействие.

Цель изобретения — повышение быстродействия.

Указанная цель достигается тем, что в аналого-цифровой преобразователь, содержащий входное устройство, две.ячейки памяти, коммутатор, сумматор, дискриминатор уровня, задающий генератор, блок синхронизации, блок эталонных генераторов, блок распределения, счетчик импульсов, арифметическое устройство, блок вывода кода и блок управления, введены интегратор, разрядное устройство, блок эталонной длительности и дополнительный дискриминатор уровня, причем вход дополнительного дискримина2О тора уровня соединен со входом входного устройства, а выход подключен к третьему входу блока управления, вход интегратора соединен с выходом разрядного устройства и через генератор эталонного тока блок эталонной длительности подключен к выходу блока синхронизации, а выход соединен со вторым входом сумматора и входом разрядного устройства, логический выход которого соединен с соответ805488 ствующим логическим выходом блока управления.

На чертеже приведена структурная электрическая схема устройства.

Устройство содержит входное устройство 1, служащее для изменения импульса, выработки логического сигнала, дискриминатор 2 уровня, коммутатор 3, сумматор 4, дискриминатор 5 уровня, блок 6 синхронизации, задающий генератор 7, блок 8 эталонной длительности, генератор 9 эталонного тока, интегратор 10, блок 11 распределения импульсов, счетчик 12 импульсов, ячейки 13,14 памяти, входные шины 15,16 коммутатора, блок 17 управления, арифметическое устройство 18, блок 19 вывода кода, разрядное устройство 20. Устройство предназначено для изменения амплитуды импульсов.

Преобразователь работает следую- 2Q щим образом.

В исходном состоянии входное устройство 1 закрыто, коммутатор 3 открыт для входа 15 и закрыт для входа 16, разрядное устройство 20 Q5 замкнуто, "оздавая на выходе интегратора 10 нулевой уровень; ячейки памяти 14 и 13 открыты по входу, счетчик 12 обнулен. Входной сигнал

Uy поступает на входное устройство у)

1 и на вход дискриминатора 2, который вырабатывает логический сигнал. В соответствии с сигналом дискриминатора 2 открывается входное устройство

1 и размыкается разрядное устройство

20. Сигнал Uy поступает через входное устройство 1, коммутатор 3, сумматор 4 на вход дискриминатора 5, который вырабатывает логический сигнал, поступающий на блок 6. С выхода блока 6 логический сигнал, синхро- низованный с импульсом задающего генератора 7, поступает через блок

8 на вход генератора 9, с выхода которого импульсы поступают на вход интегратора 10. Эталонный заряд 9> 4$ преобразуется интегратором 10 на его выходе в эталонное напряжение 0э обратное по полярности сигналу О>, и поступает на второй вход сумматора 4, на выходе которого вырабатывает-46 ся разность 0,-0 > . Генератор 9 вырабатывает импульсы до тех пор, пока разность U -U .n (где п — число эталонных ступенек) не будет отрицательной (0 -U n < О). Полученные

К Зт импульсов компенсации через блок 11 записываются в старшие разряды счетчика 12. Остаток U -U и с выхода сумматора 4 поступает через ячейку

13 на вход ячейки 14, коэффициент передачи (усиления) которой К ра- 40 вен 2, .где m — число старших раэря . дов счетчика 12. После вырабатывания входным устройством 1 логического

° сигнала и при условии 0 - U ° n c О начинается второй цикл раьоты уст- 45 ройства, в котором все повторяется аналогичным образом, с той лишь разницей, что вход 15 коммутатора 3 размыкается, а вход 16 замыкается на выход ячейки 14, выходное напряжение которой равно (Uy, -0>> n ) 2, а число эталонных импульсов записывается в следующую секцию более младших (m<) разрядов счетчика 12.

После окончания третьего цикла полученный код, по сигналу блока 17, выводится через блок 19 на внешние устройства. Разрядное устройство 20 служит для разряда емкости интегратора после каждого цикла и в конце процесса преобразования. ПсФкольку компенсация величины 0> происходит не до величины, меньшей ОЗ, а до тех пор, пока величина О„-U „не будет отрицательной, то полученная отрицательная величина Ь0„ =0 -0,п является не .собственно остатком, а дополнением к остатку U - а0, 1 где Ь0х — соответствейно остаток (или истинный остаток). Поэтому перед блоком 19. находится арифметическое устройство 18, преобразующее дополнительные коды чисел, полученных в четных циклах преобразования, в прямые коды чисел. Такой процесс компенсации измеряемой величины (или ее усиленного остатка) обусловлен тем, что дискриминировать величину относительно нуля можно гораздо быстрее (при той же точности), по сравнению с дискриминацией относительно не нулевого порога.

Формула изобретения

Аналого-цифровой преобразователь, содержащий входное устройство, выход которого соединен через коммутатор, сумматор>первую и вторую ячейки памяти со вторым входом коммутатора, выход сумматора соединен через дискриминатор уровня и блок синхрониза-. ции со входом блока распределения, выходы которого соединены через счетчик импульсов соответственно с входами арифметического устройства, выход которого подключен ко входу блока вывода кода, выходы блока управления соединены соответственно с управляющими входами входного устройства, коммутатора, ячеек памяти, блока распределения, арифметического устройства и блока вывода кода, первый вход подключен к выходу задающего генератора и второму входу блока синхронизации, а второй вход соединен с вторым выходом входного устройства, генератор эталонного тока, о т л и ч а ю щ и йс я тем, что, с целью увеличения быстродействия, введены интегратор, разрядное устройство, блок эталонной длительности и дополнительный дискриминатор уровня, причем вход

805488

Составитель A.Òèòoâ

Редактор П.Коссей Техред А.Бабинец Корректор М.Вигула

Заказ 10931 80 Тираж 99 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП"Патент", r.Óæãîðîä,óë.Ïðîåêòíàÿ,4 дополнитсльного дискриминатора уровня соединен со входом входного устройства, а выход подключен к третьему входу блока управления, вход интегратора соединен с выходом разрядного устройства и-через генератор эталонного тока блок эталонной длительности подключен к выходу блока синхронизации, а выход соединен со вторым входом сумматора и входом разрядного устройства, логический выход которого соединен с логическим выходом блока управления.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР

М 489219, кл. Н 03 К 13/17, 1975. ъ. Kondiah,бИгИ Щ А. -йч&аао Х}„1..

IREE опь Nuck sei, 1969, МЯ ь ЙьРЪ.