Микропрограммное устройство управ-ления

 

807288

4 рокоманд соединен со входом регистра микрокоманд, выход которого соединен с первыми входами блоков управления и переключения, первый выход последнего соединен с первым, входом блока формирования адреса, выход которого соединен с входом регистра адреса, выход которого соединен с первым входом дешифратора, выход которого соединен с входом блока памяти микрокоманд, второй выход блока переключения tO соединен с первым входом указателя стека, второй вход которого соединен с первым выходом блока управления, второй выход которого соединен со .вторым входом блока переключения, третий вход которого соединен с первым входом устройства, второй вход которого соединен со вторым входом блока формирования адреса, третий вход которого соединен с выходом стека адресов возврата введены группы 2О элементов И, ИЛИ, дешифратор адреса, причем, первый выход дешифратора адреса соединен с первыми входами элементов И первой группы, а второй выход соединен с первыми входами элементов И второй и третьей групп, вторыми входами дешийратора и блока .Управления, третий, четвертый, пятый и шестой выходы которого соединены соответственно со вторыми входами элементов И второй, третьей и первыми входами элементов И четвертой, пятой групп, выход регистра адреса. соединен с входом дешифратора адреса и вторыми входами элементов И первой и пятой групп, первый и второй выходы блока переключения соединены со вторыми входами элементов И четвертой и третьими входами элементов И третьей групп соответственно, выход указателя стека соединен с третьими входами 40 элементов И второй группы, адресный вход стека адресов возврата через элементы ИЛИ первой группы соединен с выходами элементов И первой, второй, третьей групп, информационный вход стека адресов возврата через элементы

ИЛИ второй группы соединен с выходами элементов И четвертой и пятой групп.

На чертеже приведена блок-схема устройства.

Устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, содержащий поля 3-5, блок б переключения, блок 7 формирования адреса, регистр 8 адреса, дешифратор 9, стек

10 адресов возврата, блок 11 управле- >5 ния, указатель 12 стека, дешифратор

13 адреса, группы элементов И 14-18, группы элементов ИЛИ 19 и 20, входы

21 и 22 устройства.

Устройство работает следующим об- Я} разом.

В первом такте из блока 1 памяти на регистр 2 считывается очередная микрокоманда по адресу, поступивше- . му из регистра 8 на вход дешифратора 9.

Во втором такте в зависимости от значения разрядов полей 3-5 блок 11 управления вырабатывает управляющие сигналы, которые поступают в устройства и схемы цифровой вычислительной машины; Один из этих сигналов, являющийся признаком естественной адресации или отсутствия условия перехода, увеличивает содержимое регистра 8 адреса на единицу.

В третьем такте продолжается отработка управляющих сигналов, а также осуществляется подготовка схем к чтению очередной.микрокоманды.

Аналогичным образом в. последующих трехтактных циклах происходит выборка и выполнение. очередных микрокоманд.

Отличие заключается лишь в формировании адреса в микрокомандах передачи управления, ухода или выхода из микроподпрограммы. Отличительная часть работы устройства выполняется в этом случае следующим образом.

При выполнении микрокоманды безусловного или условного перехода (код микрокеманды указывается, например, в поле 3), во втором такте на первом выходе блока б переключения формируется адрес перехода, например, путем передачи поля 5, который посту пает на вход блока 7, где в случае условной передачи происходит его модификация в зависимости от условий, поступающих по входу 22. В третьем такте адрес перехода, сформированный в блоке 7, записывается на регистр 8.

При выполнении микрокоманды ухода на микроподпрограмму, во втором такте значейие указателя 12 стека и регистра 8 .увеличивается на единицу, а на первом выходе блока б Формируется адрес перехода на микроподпрограмму. Затем происходит запись содержимого регистра 8 через группу элементов И 14 и ИЛИ 19 в стек 10 адресов возврата по адресу, поступающему из указателя 12 стека через группу эле- ментов И 17 и ИЛИ 20. В третьем такте адрес перехода записывается на регистр 8.

При выполнении микрокоманды выхода из микроподпрограммы, во втором такте осуществляется чтение верхнего элемента стека 10, определяемого содержимым указателя 12 стека., на вход блока 7. В третьем такте адрес возврата записывается на регистр 8. Затем значение указателя 12 стека уменьшается на единицу.

При выполнении микрокоманды изменения последовательности работы со стеком, во втором такте на втором выходе блока 6 формируется код, например, путем передачи поля 5, который записывается на указатель 12 стека.

Кроме указанных режимов работы со стеком 10, устройство имеет возможность произвольного обращения к эле,807288 формула изобретения ментам стека, без чарушения последо вательного механизма адресации, как в режиме чтения, так и в режиме записи информации из полей текущей микрокоманды или других блоков ЦЩ . OTличительная часть. работы устройства Г в этих режимах выполняется следующим образом.

При выполнении микрокоманды записи в стек, во втором такте на первом выходе блока 6 формируется константа, например, путем передачи поля 5, которая через группу элементов И 15 и

ИЛИ 19, поступает на информационный вход стека 10. На втором выходе блока

6 формируется адрес записи,. например, путем передачи поля 4, который через 3$ группу элементов И 16 и ИЛИ 20 поступает. на адресный вход стека 10. За.тем происходит запись в стек. Содержимое регистра 8 в этом такте увеличивается на единицу. 20

Режим записи информации из внешних блоков по входу 21 осуществляется аналогичным образом. При этом по входу 21 может поступать как информация, так и адрес записи.

При выполнении микрокоманды чтения стека по адресу во втором такте на втором выходе блока 6 из поля микрокоманды 4,формируется адрес, кото- . рый через группу элементов И 16 и

ЛИ 20 поступает на адресный вход сте- З0 а 10. Затем происходит чтение инфор-мации из стека 10, которая поступает на вход блока 7. В третьем такте информация записывается на регистр 8.

Аналогичным образом происходит 35 чтение стека по адресу, поступающему по входу 21.

Режим чтения стека по содержимому регистра 8 адреса осуществляется следующим образом. 40

При появлении в старшей части регистра 8 определенного кода (например, всех единиц, что соответствует присвоению элементам стека последних адресов поля микропрограммной памяти) дешифратор 13 адреса подключает к ад- " ресным входам стека 10 через группу элементов ИЛИ 20 н И 18, младшую часть содержимого регистра 8 адреса.

Одновременно второй выход дешифратора 13 адреса запрещает возможную ® передачу адреса через группу элементов И 16 и 17, блокирует дешифратор

9 и запускает блок 11 управления на отработку режима чтения из стека 10.

В результате в первом такте, вместо -55 чтения очередной мжрокоманды иэ блока 1 памяти на регистр 2 будут записаны все нули, что является признаком отсутствия микроопераций. Во втором такте выполняется чтение из стека 10 информации, которая на третьем такте запишется в регистр 8.

Если вновь сформированный адрес не относится к области адресов памяти, присвоенной элементам стека,, 6 то в следующем такте происходит выборка :микрокомаиды. В противном случае, повторяется режим чтения стека по содержимому регистра 8 аналогично описанному выше.

Возможность использования произвольного обращения к элементам стеka без нарушения последовательного механизма адресации, как в режиме чтения, так и в режиме записи информации из полей текущей микрокоманды или других блоков ЦВМ, позволяет объединять подобные участки микропрограмм, отличающиеся одной или несколькими микрокомандами или микро-. подпрограммами.

Для этого на месте отличающихся микрокоманд прошивается микрокоманда ухода на микроподпрограмму, адресующая фиксированную ячейку стека, которая используется в дальнейшем для косвенной адресации.

Таким образом, увеличение функциональных возможностей за счет реализации произвольного обращения к элементам стека без нарушения последовательного механизма адресации, как в режиме чтения, так в режиме записи информации; позволяет сократить объем микропрограммной памяти.

Микропрограммное устройство управления, содержащее блок памяти микрокоманд, дешифратор, регистр адреса, регистр микрокоманд, блок переключения, блок управления, блок формирования адреса, стек адресов возврата, указатель стека, причем, выход блока памяти микрокоманд соединен со входом регистра микрокоманд, выход которого соединен с первыми входами блоков уцравления и переключения, первый выход последнего соединен с первым входом блока формнрования адреса, выход которого соединен с входом регистра адреса, выход которого соединен с первым входом дешифратора 4 выход которого соединен с входом блока памяти микрокоманд, второй выход блока переключения соединен с первым входом указателя стека, второй вход которого соединен с первым выходом блока управления, второй выход которого соединен со вторым: входом блока переключения, третий вход которого соединен с первым входом устройства, второй вход которого соединен со вторым входом блока формирования адреса, третий вход которого соединен с выходом стека адресов возврата, о т л и ч а щ щ е е с я тем, что, с целью уменьшения объема оборудования оно содержит группы элементов И, ИЛИ, дешифратор адреса, причем, первый выход дешифратора адреса соединен с первыми водами эле807288

Составитель Г. Пономарева

Редактор В. Лаз аренко Техред С. Мигунова Корректор H. Муска

Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 292/73 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 ментов И первой группы, а второй выход соединен с первыми входами элементов И второй и третьей групп, вторыми входами дешифратора и блока управления, третий, четвертый, пятый и шестой выходы которого соединены соответственно.со вторыми входами элементов И второй, третьей и первыми входами элементов И четвертой, пятой групп, выход регистра адреса соединен с входом дешифратора адреса и вторыми входами элементов И первой и пятой групп, первый и второй выходы блока переключения соединены со вторыми входами элементов И чет-. вертой и третьими входами элементов

И третьей группы соответственно, вы- 15 ход указателя стека соединен с третьими входами элементов И второй группы, адресный вход стека адресов возврата через элементы ИЛИ первой группы соединен с выходами элементов И первой„ второй, третьей групп, информационный вход стека адресов возврата через элементы ИЛИ второй группы со единен с выходами элементов И четвертой и пятой групп.

Источники информации, принятые во внимание при экспертизе

1. Хассон С. Микропрограммйое управление. М., "Мир", 1973, т. 1, с. 46, рис. 2,5.

2. Экспресс-информация "Вычислительная техника, 1974, Р 20, с. 2326, рис. 1 (прототип).