Умножитель частоты

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТВЛЬСТВУ

Союз Советских

Социалистических республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 010379 (21) 2731023/18-24 (5т)М. Kh. с присоединением заявки No (23) Приоритет

G 06 F 7/52

Государственный комитет

СССР оо делам изобретений н открытий (53) УДК 681. 325 (088. 8) /

Опубликовано 23.0?.81. Бюллетень N9 7

Дата опубликования описания 230281 " ": "®ОЗи

Ефремов, О.Л. Карасинский и B. B, Соббвеви1 7 1

° ° м,в Е I ЕХИНЩ д g е

t налветеА (72) Авторы изобретения (71) Заявитель (54) УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относится к автоматике и вычислительной технике и может быть использовано для умножения частоты периодических сигналов.

Известен умножитель частоты, содержащий входной формирователь импульсов, генератор опорной частоты, счетчик, управляемый делитель частоты, дешифраторы, формирователь импульсов ввода, триггеры и элементы . И и ИЛИ (1).

Известен также умножитель частоты, содержащий коммутаторы, генератор опорной частоты, блок управления, делитель частоты, счетчик,фор мирователи, регистры памяти, цифроуправл яемую линию задержки, элемент

ИЛИ и группы элементов И (2), Недостатком известных устрОйств является пониженная точность умножения, обусловленная погрешностью дискретизации периода входного сигнала.

Наиболее близким к предлагаемому является умножитель частоты, содержащий блок синхронизации, подклюЧенный входом к шине ввода умножаемой частоты, первым выходом — к управляющему входу регистра и к входу обнуления накапливающего сумматора, а вторым выходом — к первому входу элемента ИЛИ и к входу обнуления суммирующего счетчика, счетный вход которого соединен с выходом ro íåðàтора опорной частоты, а выходы разрядов — c информационными входами регистра, подключенного выходами старших разрядов к установочным входам вычитающего счетчика, а выходами младших разрядов — к суммирующим входам старших и младших разрядов накапливающего сумматора, вход управления суммированием кото15 рого подключен к выходу переполнения вычитающего счетчика, второму входу элемента ИЛИ и к первому установоч. ному входу триггера, соединенного вторым установочным входом с счет20 ным входом вычитающего счетчика и с выходом мультиплексора, управляющие входы которого подключены к выходам старших разрядов накапливающего сумматора, а информационные входы25 к выходам линии задержки, соединенной входом с выходом генератора опорной частоты, причем выход элемента

ИЛИ подключен к входу управления установкой кода вычитающего счетчика, 30 а выход триггера соединен через

807322 дйфференцирующий элемент с выхо,— ной шиной умножения частоты (3), Недостатком устройства также является пониженная-точность умножения частоты, обусловленная погрешностью дисйретизации периода входного сигнала.

Цель изобретения — повышение точности умножения частоты за счет уменьшения погрешности от дискретизации периода входного сигнала.

15

Эта цель достигается тем, что в умножитель частоты, содержащий блок синхронизации, подключенный входом к шине ввода умножаемой частоты, первым выходом — к управляющему входу первого регистра,и к входу обнуления накапливающего сумматора, а вторым выходом — к первому входу элемента ИЛИ и к входу обнуления суммирующего счетчика, счетный вход 20 которого соединен с выходом генератора опорной частоты, а выходы разрядов — с.информационными входами первого регистра, подключенного выходами старших разрядов к установоч- 25 ным входам вычитающего счетчика, а выходами младших разрядов — к суммирующим входам старших разрядов накапливающего сумматора," вход управления суммированием которого подключен к выходу переполнения вычитающего счетчика, второму входу элемента ИЛИ и к первому установочному входу триггера, соединенного втОрым установочным входом с счетным входом вычитающего.счетчика и с выходом мультиплексора, управляющие входы которого подключены к выходам старших разрядов накапливающего сумматора, а информационные входы - к выходам линии задержки, 40 соединенной входом с выходом генератора опорной частоты, причем выход элемента ИЛИ подключен к входу управления установкой кода вычитающего счетчика, а выход триггера соединен через дифференцирующий элемент с выходной шиной умножителя частОты, дополнительно введены второй и третий регистры, шифраторы и группа элементов И, подключенных первыми входами к выходам первого шифратора, вторыми входами — к второ у выходу блока синхронизации, а выходами — к установочным входам старших разрядов накапливающего сумматора, соединенного суммирующими .входами младших разрядов с выходами второго шифратора, причем выходы линии задержки подключены к информационным входам второго регистра, соединенного выходами с входами Щ первого шифратора и с,информационными входами третьего регистра, а входы второго шифратора подключены к выходам второго и третьего регистров, соединенных управляющими входами с первым выходом блока синхронизации.

На чертеже изображена блок-схема умножителя частоты, Умножитель частоты содержит блок

1 синхронизации, подключенный входом к шине ввода умножаемой частоты, первым выходом — к управляющему входу первого регистра 2 и к входу обнуления накапливающего сумматора 3, а вторым выходом — к первому входу элемента ИЛИ 4 и к входу обнуления суммирующего счетчика 5. Счетный вход счетчика 5 соединен с выходом генератора б опорной частоты, а выходы разрядов — с информационными входами регистра 2. Регистр 2 подключен выходами старших разрядов к установочным входам вычитающего счетчика 7, а выходами младших разрядов — к суммирующим входам старших разрядов накапливающего сумматора 3. Вход управления суммированием сумматора 3 подключен к выходу переключения вычитающего счетчика

7, второму входу элемента ИЛИ 4 и к первому установочному входу триггера 8, соединенного вторым установочным входом с счетным входом вычитающего счетчика 7 и с выходом мультиплексора 9. Управляющие входы мультиплексора 9 подключены к выходам старших разрядов сумматора 3, а информационные входы — к выходам линии 10 задержки. Линия 10 задержки соединена входом с выходом генератора б опорной частоты. Выход элемента ИЛИ 4 подключен к входу управления установкой кода счетчика 7., Выход триггера 8 соединен через дифференцирующий элемент 11 с выходной шиной умножителя частоты. Выходы линии 10 задержки подключены также к информационным входам второго регистра 12, соединенного выходами с информационными входами третьего регистра 13 и с входами первого шифратора 14, Управляющие входы регистров 12 и 13 подключены к первому выходу блока 1 синхронизации. Выходы шифратора 14 соединены с первыми входами группы элементов

И 15,подключенных вторыми входами к второму выходу блока 1 синхронизации, а выходами — к установочным входам старших разрядов сумматора

3. Суммирующие входы младших разрядов сумматора 3 соединены с выходами второго шифратора 16, подключенного входами к выходам регистров 12 и 13, Шифратор 14 преобразует код, зафиксированный в регистре 12 в двоичный, а шифратор 16 преобразует в двоичный код разность кодов, зафиксированных в регистрах 12 и 13.

Мультиплексор 9 осуществляет передачу на выход импульсной последовательности с одного из своих ин807322 формационных входов, номер которого соответствует. двоичному коду, поступающему на управляющие входы мультиплексора. Мультиплексор 9 может быть выполнен, например, на дешифраторе 17, группе элементов

И 18 и.элементе ИЛИ 19, Умножитель частоты работает сле-. дующим образом, На входную шину и, соответственно, на вход блока 1 синхронизации поступает входйой сигнал, период которого Т . При переходе через определенный уровень, например при возрастании сигнала, на выходах блока 1 формируются короткие импульсы, котоРые используются для ввода кода из 15 счетчика 5 в регистр 2 (импульсом с первого выхода блока 1) и для об- нуления счетчика 5 (импульсом с второго выхода блока 1), причем импульс на первом выходе .блока 1 формируется QQ раньше, чем импульс на втором выходе этого блока. 3а период входного сигнала в счетчик 5 от генератора 6 опорной частоты (период которой равен

To) поступает количество импульсов, равное где (...) — целая часть отношения (также как и в последую- ЗО щих формулах).

Возникающая при этом погрешность дискретизации начала и конца периода входного сигнала может быть определена путем фиксации. состояния выходов . у линии 10 задержки, на вход которой поступают импульсы от генератора опорной частоты. С выходов этой линии 10 снимаются импульсные последовательности, сдвинутые друг относительно друга на величину Т /mi где m — - величина задержки на каждой из секций линии 10. Поэтому, зафиксировав состояние выходов линии 10 задержки в какой-либо момент времени, можно определить интервал времени 45 от начала импульса на первом выходе линии задержки до момента фиксации состояния выходов линии задержки.

В начале следующего периода 50 входного сигнала импульсом с первого выхода блока 1 код счетчика 5 переписывается в регистр 2, состояние выходов линии 10 задержки фиксируется в регистре,12, предыдущее значение кода регистра 12 переписывается в регистр 13, а также обнуляется сумматор 3. Состояние регистров 12 и 1 в шифраторах 14 и 16 кодируется в двоичном коде, причем с вйходов,> шифратора 14 снимается код N3 а с бб выходов шифратора 16 снимается код, равный (N> — N ). Импульс с второго выхода блока 1 обнуляег счетчик 5, заносит в старшие разряды сумматора

3 через группу элементов И 15 код .1 65

N 3 с выхода шифратора 14, а через элемент ИЛИ 4 поступает на управляющий вход счетчика 7 и заносит в него код И„ из старших разрядов

",=(и -(ьЕ, где n — коэффициент умножения частоты, В сумматоре 3, общая емкость которого равна и ° m, находится код

Nemo и 1 3

После того, как на счетный вход счетчика 7 поступает N4 импульсов, код этого счетчика равняется нулю и на его выходе переполнения выработается сигнал, который через элемент ИЛИ 4 записывает в счетчик 7

i код N< из регистра 2.. Кроме этого, сигнал с выхода переполнения счетчика 7 устанавливает в единичное состояние триггер 8 и поступает на вход управления суммированием сумматора 3. При этом суммируются содержимое сумматора 3 НсМо, код 1 2 младших разрядов регистра 2 и выходной код (Ж вЂ” 1ф шифратора 16. После первого импульса на выходе переполнения счетчика 7 код сумматора 3 равен

1 ем(сМо+ "М2+(3- 4) =nN3

+(1> 3 1 4) ° После выполнения суммирования код сумматора 3 изменяется,а,следовательно,изменяется и импульсная последовательность на выходе мультиплексора

9, управляемого кодом старших разрядов сумматора Э. Первый импульс с выхода мультиплексора 9 устанавливает в нулевое состояние триггер

8, перегад напряжения на выходе которого выделяется дифференцирующим элементом 11 и поступает на выходную шину умножителя частоты, В дальнейшем цикл работы умножителя частоты повторяется.

Импульс на выходе счетчика 7 появляется через время Ы„.Т . Так как происходит переключение импульсной последовательности, проходящей на выход мультиплексора 9, то к времени N„ То добавляется соответствующий временной интервал и первый импульс на выходной шине умножителя частоты в момент времени равен

3я. Й Й

Соответственно, момент появления

1-го импульса на выходе умножителя частоты определяется выражением

=N т. r R++»Nх:мя..ilTTl (o . n Jm *

Погрешность рассмотренного умножителя определяется суммой погрешности от дискретизации периода входного сигнала и погрешности от определения периода выходного сигнала, При этом погрешность от дискретизации периода

807322 входного сигнала в отличии от и"вестного не превосходит величины 7% i. Поскольку погрешность.от определения периода выходного сигнала у обоих устройств эквивалентна и не превышает величины Тр)щ, то точность рассматриваемого устройства выше, чем у известного не менее чем а in/2 раэ.

Формула изобретения умножитель частоты, содержащий блок синхронизации, подключенный входом к шине-ввода умножаемой частоты, первым выходом,- к управляющему входу . первого регистра и к входу обнуления накапливающего сумматора, а вторым выходом — к .первому входу элемента

ИЛИ и к входу обнуления суммирующего счетчика, счетный вход которого соединен с выходом генератора опорной частоты, а выходы разрядов — с информационными входами первого регистра, подключенного выходами старших разрядов к установочным входам вычитающего .счетчика, а выходами младших разрядов — к суммирующим входам старших разрядов накапливающего сумматора, вход управления суммиро- ванием которого подключен к выходу переполнения вычитающего счетчика, второму входу элемента ИЛИ и к первому установочному входу триггера, собдийенного вторым. установочным входом с счетчным входом вычитающего счетчика и с выходом мультиплексора, управляющие входы которого подключены к выходам старших разрядов накапливающего сумматора, а информационные входы - к выходам линии задержки, соединенной входом с выходом генератора опорной частоты, причем выход, элемента ИЛИ подключен к входу управления установкой кода вычитающего счетчика, а выход триггера соединен через дифференцирующий элемент с выходной шиной умножителя частоты, отличающийся тем, что, с целью повышения точности умножения частоты за счет уменьшения погрешности от дискретизации. периода входного сигнала, в умножитель частоты.дополнительно введены второй и третий регистры, шифраторы и группа элементов И, подключенных первыми входами к выходам первого шифратора, вторыми входами — к второму выходу

15 блока синхронизации,.а выходамик установочным вхоДам старших разрядов накапливающего сумматора, соединенного суммирующими входами младших разрядов с выходами второго

2п шифратора, причем выходы линии задержки подключены к информационным входам второго регистра, соединенного выходами с входами первого шифратора и с информационными входами третьего регйстра, а входы второго шифратора подключены к выходам второl

ro и третьего регистров, соединенных управляющими входами с первым выходом блока синхронизации.

Источники информации, ЗО принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке Р 2510430/18-24, кл G 06 F 7/52, 1977.

2. Авторское свидетельство СССР

З по заявке Р 2552193/18-24, кл. G 06 F 7/52, 1977.

3. Авторское свидетельство СССР по заявке Р 2693991/18-24, кл. G 06 G 7/16, 1978 (прототип).

807322

Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Эаказ 294/75

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель С. Казинов

Редактор 3I. Кеви Техред С. Беца Корректор Н. Григорук