Устройство для опроса и сбора аналоговойинформации c сеточной электромодели

 

Союз Советских

Соцналнстнческих

Республнм

OnИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОййСИОМУ СВИ ЕТЕЛЬСТВУ

««1809215

- л,« /)-..(63) Дополнительное к авт. саид-ву (51)М. Кл. . (22) Заявлено 21.05. 79 (21) 2787404/18-24 с присоединением заявки Но

6 06 С 7/06

Государстееииый комитет

СССР

rro делам изобретеиий и открытий (23} Приоритет

Опубликовано 280281, Б«оллетеw HQ 8

Дата опубликования о«тисания 28. 02. 81 (53) УДК 881.ЗЗЗ (088.8) Я.Ф. Влейерс, Ф.П. Звиргздиньш, Я.Э. Мейер и А.Л. Калниньш, - ® "=« мти т

< ЕХН::. r! г„",,дя

: «:,h!iV ъ- .. (72) Авторы изобретения

Рижский ордена Трудового Красного Знамени политехнический институт (73) Заявитель (84 ) УСТРОЙСТВО,ПЛЯ ОПРОСА И СБОРА АНАЛОГОВОЙ

ИНФОРМАЦИИ С СЕТОЧНОЙ ЗЛЕКТРОМОЛЕЛИ

Изобретение относится к аналогоцифровой вычислительной технике и может быть использовано в гибридной вычислительной системе для сбора, предварительной обработки информации и передачи ее с сеточной электромодели в цифровую вычислительную машину.

Известно устройство сбора информации, включакщее входной коммутатор, блоки развязки, аналого-цифровые преобразователи и выходной коммутатор, позволяющие снимать решение с электромодели, преобразовать его и передать в цифровую вычислительную машину (11

Однако это устройство не обеспечивает достаточную точность работы и быстродействие.

Наиболее близким к предлагаемому 20 по технической сущности является коммутатор сеточной модели, содержащий блок селекции, связанный с аналого-цифровыми преобразонателями и дешифратором выборки, соединенным 25 с блоком коррекции и блоком программного управления, соединенным с блоком управления, связанным с аналого-цифровыми преобразователями, соединенными с ключами f2J. >Q

Известный коммутатор также не

Обеспечивает достаточную точность и быстродействие.

Цель предлагаемого изобретения — повышение точности.

Поставленная цель достигается тем, что в устройство, содержащее блок селекции, выходы которогс соединены с первыми входами аналсгоцифровых преобразователей, втсрые входы которых подключены соответственно к первому и второму вьходам блока управления, вход блока селекции является входом устройства, ре- гистры, выходной коммутатор, выход которого является выходом устройства, введены регистры сдвига, счетчики, элементы И и первый и второй триггеры, первые входы которых соединены с третьим выходом блока управления, второй вход каждого из триггерон подключен к первому. выходу одноиме нога аналого-цифрового преобразователя, выходы первого триггера соединены с первыми входами первого и второго элементов И, вторые входы которых подключены кс второму выходу первого аналого-цифрового преобГззонателя, второй выход которого соединен с первым входом

809215 блока управления и с первым входом первого регистра сдвига, второй вход которого подключен к выходу второго элемента И, выход перВого элемента И через первый счетчик соединен с первым входом выходного коммутатора, выходы второго триггера подключены к первым входам третьего и четвертого элементов И, вторые входы которых соединены с выходом второго аналого-цифрового преобразователя, второй выход которого под10 ключен ко второму входу блока управления и к первому входу второго регистра сдвига, второй вход которого соединен с выходом четэертого элемента И, выход третьего элемента H 15 через второй счетчик подключен ко второму входу выходного коммутатора, выходы первого и второго регистров сдвига соединены со входами одноименных регистров, выходы которых Щ подключены соответственно к третьему и четвертому входам выходного коммутатора, управляющий вход которого соединен с четвертым выходом блока управления, пятый выход которого под- ключен к управляющему входу блока селекции.

Кроме того, блок управления содержит дешифраторы, узел коррекции, счетчики, регистры, элемент памяти, коммутатор и генератор импульсов, первый выход которого непосредственно, а второй - через первый счетчик соединены со входами первого дешифратора, выходы которого подключены к первым входам второго дешифратора, регистров и коммутатора, выход которого соединен со вторым входом перного регистра, выход которого подключен ко входу элемента памяти, выходы которого соединены соответствен- 40

:o со вторыми входами коммутатора и второго регистра, выходы которого подключены соответственно ко второму входу второго дешифратора,входу третьего дешифратора, третьему входу коммутатора и к первой группе входов узла коррекции, вторая группа входов которого соединена с группой выходов второ о дешифратора, первый выход которого подключен к первому входу второго счетчика, выход которого соединен со входом четвертого дешифратора, первый и второй выходы которого являются одноименными выходами блока, а третий выход четвертого дешифратора подключен ко второму входу второго счетчика и к четвертому входу коммутатора, группа входов которого соединена с первой группой выходов узла коррекции, вторая группа выходов которого подключена к группе вхо- Щ дов третьего-дешифратора, выход которого является пятым выходом блока управления, первым и вторым входами которого являются соответственно третий и четвертый входы узла коррекции второй и третий выходы второго дешифратора являются соответственно третьим и четвертым выходами блока управления.

Причем узел коррекции содержит регистры, элементы сравнения, счетчик и элемент ИЛИ, входы которого являются соответст енно третьим и четвертым входами узла коррекции, выход элемента ИЛИ соединен с первым вхо дом первого регистра, выход которого подключен к первому входу первого элемента сравнения, второй вход которого подключен к выходу второго регистра, второй вход первого регистра и первые входы второго и третьего регистров являются первой группой входов узла, второй группой входов которого являются третий вход первого регистра, вторые входы второго и третьего регистров и первый вход счетчика, второй вход которого соединен с выходом второго элемента сравнения, входы которого подключены соответственно к выходам счетчика и третьего регистра, выходы элементов сравнения являются первой группой выходов узла, второй группой выходов которого являются выходы первого и второго регистров.

На фиг. 1 изображено ус- ройство, функциональная схема;на фиг. 2 — схема блока управления, на фиг. 3 — схема узла коррекции.

Устройство содержит блок 1 селекции, выходы которого соединены со входами аналого-цифровых преобразователей 2 и 3, управляющие входы которых подключены к первому и второму выходам блока 4 управления, связанного третьим выходом с блоком 1 селекции. Входы блока 4 управления подключены к первым выходам аналого-цифровых преобразователей (ЩП) 2 и 3„ к первым входам триггеров 5 и б и регистров 7 и 8 сдвига. Вторые входы триггеров 5 и б связаны с четвертым выходом блока 4 управления. Второй ,выход аналого-цифрового преобразова;теля 2 соединен с первыми входами первого и второго элементов И 9 и 10.

Второй выход аналого-цифрового преобразователя 3 связан с первыми входами третьего и четвертого элемента

И 11 и 12. Вторые входы элементов

И 9 и 10, 11 и 12 подключены соответственно к выходам триггеров 5 и б.

Выходы элементов И 10 и 12 соединены соответственно со счетчиками 13, 14 {порядка), связанными с выходным коммутатором 1". Выходы элементов H 9 и 11 соответственно подключены ко входам регистров 7 и 8 сдвига, связанных с регистрами 16 и 17 (числа), соединенными выходами с выходным коммутатором 15, подключенным к блоху 4 управления. Количество ,аналого-цифровых преобразователей в общем случае может быть и. Для упро809215 щения чертежа и описания принято два аналого-цифровых преобразователя.

Блок 4 управления (фиг.2) содержит генератор 18 импульсов, первый выход которого соединен со входом счетчика

19, выход счетчика 19 подключен к первому входу дешифратора 20, второй вход которого связан с вторым выходом генератора 18. Первый выход дешиф.ратора 20 соединен с вторым входом коммутатора 21, связанного выходом .с первым входом регистра 22. Второй вход регистра 22 подключен к второму

I выходу дешифратора 20, выход - к первому входу элемента 23 памяти, второй вход .которого соединен с четвертым входом коммутатора 21. Выход элемента 23 памяти связан с первым входом регистра 24, вторОй вход которого подключен к третьему выходу дешифратора 20, а первый выход — к первому входу коммутатора 21. Третий вы- 2 ход регистра 24 соединен с первым входом дешифратора 25, второй вход которого связан с четвертым выходом дешифратора 20. Первый выход дешифратора 25 соединен с первым входом дешифратора 26, второй вход которого связан с первым выходом узла 27 коррекции, а выход - с блоком 1 селекции. Второй выход узла 27 коррекции соединен с третьим входом коммутатора 21, а первый, второй, третий и четвертый входы подключены к первому выходу АЦП 2,первому выходу

АЦП 3, второму выходу регистра 24 и второму выходу дешифратора 25 соответственно. Третий выход дешифратора 25 связан с первым входом счетчика 28, соединенного выходом с дешифратором 29, первый выход которого подключен к второму входу счетчика 28 и к пятому входу коммутатора 4

21, а второй и третий выходы. - к управлякщим входам АЦП 2 и АЦП 3 соответственно. Четвертый выход дешифратора 25 соединен со входами триггеров 5 и 6, а пятый выход - со вхо" дом коммутатора 15.

Работу блока 4 управления синхронизируют импульсами, вырабатываемыми с помощью генератора 18, счетчика

19 и дешифратора 20. Узел 27 коррекции (фиг.3) содержит регистры 30 и

31, элемент 32 сравнения, регистр

33, элемент ИЛИ 34, счетчик 35 и элемент 36 сравнения.

Устройство для опроса и сбора аналоговой информации. работает следующим образом.

Блок 1 селекции подключают к сеточной электромодели (не показана).

Блок 4 управления и синхронизации и выходной коммутатор 15 соединяют с цифровой вычислительной машиной и .ее блоком памяти (не показано).

Из. ЦВМ в.элемент 23 памяти записывают программу работы устройства сбора аналоговой информации. Начальная команда из Ц Н4 через коммутатор

21 поступает в регистр 22 адреса микрокоманд, который определяет первую микрокоманду B элементе 23 памяти. Иикрокоманда ьз элемента

23 памяти считывается в регистр

24 микрокоманд. С первого выхода регистра 24 микрокоманд по тактовому сигналу с дешифратора 20 на первый вход коммутатора 21 поступает сигнал, служащий для передачи адреса следующей микрокоманды в регистр

24 микрокоманд. Со второго выхода регистра 24 микрокоманд на третий вход узла 27 коррекции поступает код адреса узловой точки и по синхросигналам, поступающим с выхода дешифратора 25 микроопераций записывается в соответствующие регистры 30 и

31 (фиг.3). Кроме того, со второго выхода регистра 24 микрокоманд на вход узла 27 коррекции записывают код времени запуска АЦП 2 и 3.

С третьего выхода регистра 24 микрокоманд по тактовому сигналу с дешифратора 20 на вход дешифратора

25 микроопераций поступает код микроопераций. Со второго выхода дешифратора 25 микроопераций на установочные входы триггеров 5 и 6 режима поступает сигнал, устанавливая их в "1" или "0", в зависимости от режима (с нормализацией или без нормализации результатсз измерений).

С первого выхода дешифратора 25 на вход дешифратора 26 вь зорки поступает сигнал выборки и АЦП 2 и 3 оказываются подключенными к ранее выбранным точкам сеточной электромодели. С третьего выхода дешифратора 25 на вход счетчика 28 поступают синхроимпульсы, определяющие

0 паузу времени между запусками АЦП 2 и 3. Когда содержимое счетчика 2о соответствует времени паузы между запусками АЦП 2 и 3, с выхода дешифратора запуска 29 на вход АЦП 2 и

45- 3 поступает сигнал "Пуск АЦП".

Кроме того, с выхода дешифратора

29 на вход коммутатора 21 и на установочный вход счетчика 28 поступает сигнал, устанавливая счетчик в исходное состояние. После окончания преобразования и нормализации результата по сигналу с выхода дешифратора 25 на вход коммутатора 15 поступает сигнал считывания результата в ЦВМ.

Из регистра 24 коды выбранных групп и адреса выбранной точки по сигналу записи от дешифратора 25 и ступают на управляющие входы регистров 30, 31.

С выходов регистров 30, 31 коды поступают на вход дешифратора 26 и входы элемента 32 сравнения кодов, где хранятся предыдущие значения кода выбранных групп и кода узловой

g5 точки. При п< ступлении следующих

809215 кодов предыдущее значение сравнивается с последующим на четность и нечеткость. B случае четности или нечетности предыдущего и последующего значений кодов В ко<< лутатор

21 с выхода элемента 32 сравнения поступает сигнал коррекции времени включения следующей группы или узловой точки и запускается счетчик

28, который определяет интервалы времени между запуско л АЦП 2 и 3.

В "ëó÷àå следования четного кода

10 эа нечетным или нечетного эа четным, условие коррекции и коммутатор 21 не поступает.

Из р гистра 24 по сигналу записи с дешифратсра ?5 в регистр 33 15 записывают опорный код

Б гроцессе съема решения с сеточнси злектромодели сигнал конца преобразования с выхода <гЦП 2 поступает на вход коммутатора 21 и вход реги- Я9 стра 30. С выход в последнего на вход дешифратора 2б выборки поступает си-- .-<л подключения очередной узловой точки к АЦП 2. Сигнал конца преобразования от ЛцП 3 поступает через элемент ИЛИ 34 на вход ко«элутатора 21.

C выхода дешифратора 25 на вход счетчика (времени паузы) 35 поступают синхроимпульсы: содержимое счетчика

35 сравнивается элементом 36 срав <ения и опорным кодом, хранящимся в регистре 33. При совпадении кодов с выхода элемента 35 сравнения на вход коммутатора 21 и на вход счетчика

35 поступает сигнал установления е -o.в:-.сходное состояние. С выхода дешифратора 25 на вход счетчика 28 поступает сигнал з.=.пуска,и через заданный интервал задержки с выхода дешифратора 29 происходит запуск

АЦГ< 2 . 40

Сигнал окончания преобразования

ЛЦП 3 через элемент ИЛИ 34 поступает на вход коммутатора 2" и на вход регистра 30. Формирование запуска йЦП 3 осуществляется в описанном 45 выше порядке.

По окончании опроса группы с выхода регистра 24 на вход счетчика

31 поступает сигнал выборки следующей группы. N

Предлагаемое устройство по сравнению с известным обеспечивает более высокую точность работы и быстродействие.

Формула изобретения

Устройство для опроса и сбора

:,налоговой информации с сеточной эггектромодели, содержащее блок

<"елекции, выходы которого соединены

<-.. первыми входами аналого-цифровых преобразователей, вторые входы которых подключены cooTBETOTHcHHQ к первому и второму выходам блока управления, вход блока селекции является входом устройства, регистры, выходной коммут тор, выход которого является выходом, стрсйства, о тл и ч а ю щ е е с я тем, что, с целью повышения точности, в устройство введены регистры сдвига, счетчики, элементы И, г;ервый и второй триггер, гервые входы которых соединены с третьим выходом блока управления, второй ьход каждого из триггеров подключен к первому выходу одноименного аналогоцифрового преобразователя, выходы первого триггера соединены с первыми входами первого и второго элементов И, вторые входы которых подключены ко второму выходу первого аналого-цифрового преобразователя, второй выход которого соединен с.. первым входом блока управления и с первым входом первого регистра сдвига,- второй вход которого подключен к выходу второго элемента И, выход первого элемента И через первый счетчик соединен с первым входом выходного коммутатора, выходы второго триггера подключены к первым входам третьего и четвертого элементов И, вторые входы которых соединены с выходом второго аналого-ци4 зового преобразователя, второй выход которого подключен ко второму входу блока управления и к первому входу второго регистра сдвига, второй вход которого соединен с выходом четвертого элемента И, выход третьего элемента И через второй счетчик подключен ко второму входу выходного коммутатора, выходы первого и второго регистров сдвига соединены со входами одноименных регистров, выходы которых подключены соответственно к третьему и четвертому входам выходного коммутатора, угравляющий вход которого соединен - четвертым выходом блока управления, пятый выход которого подключен к управляющему входу блока селекции.

2. Устройство по п.1, о т л ич ающе е с я тем, что блок управления содержит дешифраторы, узел коррекций, счетчики, регистры,элеглент памяти„ коммутатор и генератор импульсов, первый выход которого непосредственно, второй — через первый счетчик соединены со входами первого дешифратора, выходы которого подключены к первым входам второго дешифратора и комму fàòoðà, выход которого соединен со вторым входом первого регистра, выход которого подключен ко входу элемента памяти, выходы которого соединены соответветстьенно со вторыми входами коммутатора и второго регистра, выходи которого соединены соответственно со вторыми входами коммутатора и второго регистра, выходы которого подклю809215

10 чены соответственно ко второму входу второго дешифратора, входу третьего дешифратора, третьему входу коммутатора и к первой группе входов узла коррекции, вторая группа входов которого соединена с группой в доь 5 второго дешифратора, первый выход которого подключен к первому входу второго счетчика, выход которого соединен со входом четвертого дешифратора, первый и второй выходы которого являются одноименными выходами блока, а третий выход четвертого дешифратора подключен ко второму входу второго счетчика и к четвертому входу коммутатора, группа входов которого соединена с первой группой выходов 15 узла коррекции, вторая группа выходов которого подключена к группе входов третьего дешифратора, выход которого является. пятым выходом блока, первым и вторым входами которого являются соответственно третий и четвертый входы узла коррекции, второй и третий выходы второго дешифратора являются соответственно третьим и четвертым выходами блока.

3. Устройство по пп.2 и 3, о т л и ч а ю щ е е с я тем, что узел коррекции содержит регистры, элементы сравнения, счетчик и элемент ИЛИ, входы которого являются соответственно третьим и четвертым входами узла, выход элемента ИЛИ соединен с первым вхо;ом первого регистра, выход котор го подключен к первому входу первого элемента сравнения, второй вход которого подключен к выходу второго регистра, второй вход первого регистра и первые входы второго и третьего регистров являются первой группой входов узла, второй группой вхоцов которого являются третий вход первого регистра, вторые входы второго и третьего регистров и первый вход счетчика, второй вход которого соединен с выходом второго элемента сравнения,входы которого подключены соответственно к выходам счетчика и третьего регистра, выходы элементов сравнения являются первой группой выходов узла, второй группой выходов которого явля;этся выходы первого и второго регистров.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 399882, кл. С 06 G 7/06, 1971.

2. Авторское свидетельство СССР по заявке Р 2421907/18-24 (прототип).