Многоканальный коммутатор

 

Союз Советских

Социалистических республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВ ЕТИЛЬСТВУ (б1) Дополнительное к авт. свмд-ву (22) Заявлено 030579 (21)2760013/18-24 с присоединением заявки Йо — . (23) ПриоритетОпубликовамо 280281.Ьоллетень Й9 8

Дата опубликования описания 2802.81 ()809291 (я)м. к„.з

G 08 С 19/16

ГосуяэРствеяяы4 хоиятет

СССР яо делан нзобретеня4 я отхРытя4

{53) УДЫ 821. З98 (088. 8) В М ° Антонов ° А.м.мишин С.Н Недсшивин Е В"Олерннакий

В.В.Петренко и Е.Н.Шильников (72) Авторы изобретения (71) Заявитель (54 ) МНОГОКАНАЛЬНЫЙ КОММУТАТОР

Устройство относится к телемеханике и автоматике и может быть использовано в автоматизированных системах контроля и управления многопараметрическими объектами..

Известен многоканальный коммутатор, содержащий формирователь тактовых:. импульсов, соединенный со счетно-матричным распределителем, каждый выход которого цодключен к усилителю, компенсированные ключи, однополупериодный и двухполупвриодный выпрямители, один иэ которых. подключен к источнику переменного тока и питающим цепям формирователя тактовых импульсов, 1% усилителя и счетной схевва счетноматричного распределнтелх1 Ь,1 °

Известен также адалтивный коммутатор, содержащий блок датчиков, выход которого соединен со входом бло- 29 ка определения текущих необходимых частот опроса и первым входом блока коммутации, второй вход которого, соединен с первым выходом блока программного управления, второй выход которого соединен с первым выходом коммутатора, выход блока коммутации соединен со вторым выходом коммутатора, выход блока определения те-кущих необходиьих частот опроса сое- 30 динен с соответствующими входами блока формирования допустимых частот опроса и частотных компараторов, вы-. ход одного нэ которых соединен со входом блока программного управления и одним входом блока формирования допустимых частот опроса, другой вход которого соединен с выходом другого частотного компаратора, а выходс другим входом блока програьвеного управления (.2).

Однако, известные .коммутаторы прн большом числе коммутируеьых каналов либо сложны и громоздки, либо не обеспечивают возможности оперативного изменения режимов работы коммутатора.

Наиболее близким по технической сущности к предлагаемому является многоканальный коммутатор, содержащий генератор ходов, выход которого соединен с одним входом блока памяти, другой вход которого соединен с первым выходом блока управлечия, второй и третйй выходы блока управления соединены соответственно со входом генератора кодов и первым входом дешифратора, второй вход которого соединен с выходом блока памяти,а выходс выходом коммутатора (33, 809291

Из рассмотрения структурной схемы и процесса функционирования известного многоканального коммутатора следует, что распределение номеров каналов по ячейкам блока памяти и дисциплина обращения к ним организованы по "древовидной" структуре. Такая структура требует наличия в блоке памяти ячеек, одержащих базовые адреса для формиования истинных адресов. По истинному адресу производится обращение в ячейку памяти, содержащую номер ка- (0 нала. Выборка базовых адресов из ячеек памяти осуществляется по относительным адресам, поступающим в блок памяти с генератора кодов. Генератор кодов представляет собой ряд последо- 15 вательных пересчетных схем с ключевой маской, формирукицих параллельный двоичный код, значение которого увеличивается на единицу с каждым тактом работы генератора. 20

Частота коммутации каналов F„ опре-. деляется как о г г

30 к г»

V=и+ и n+K nг 4

40 где и „ — количество коммутируемых каналов ранга r.

При этом минимальный объем памяти Ч ;„имеет место для .такой структуры коммутатора, в кот р и see ка- 45 налы соответствуют рангу r=0, т.е. коймутируетси с верхней частотой F<

В этом случае еО и Ч„„„=п.

Максимальный объем памяти V „„

-имеет место в том случае, когда все каналы соответствуют рангу r т.е. коммутируются с нижней частотой к -Д ° При

Очевидно, для организ ации любых возможных "древовидных" структур 60 коммутации при заданных и и k объем памяти устройства должен. быть не менее Ч „,и„

"Древовидная" структура памяти требует при формировании истинного 65

25 где r - номер ранга "древовидной" структуры (О r w k);

F — частота коммутации каналов нулевого ранга (ГО), т.е. верхняя частота коммутации каналов, Объем памяти V необходимый для коммутации каналов определяется числом ячеек для хранения номеров каналов и и числом ячеек для хранения базовых адресов е адреса (для выборки одного канала) многократного обращения к ячейкам, содержащих базовые адреса. Количество таких обращений при выборке одного канала ранга равно r+1. Соответственно время выборки канала равно

t(г+1) Ти, где 1и — время обращения к памяти.

Время t минимально для канала нулевого ранга (r-=Î), так как имеет место только одно обращение для его выборки (базовые адреса для каналов ранга r-=0 отсутствуют) t = С„.

Время t максимально для канала ранга (r k), при этом необходимо произвести k обращений к памяти для считывания базовых адресов, необходи мых для формирования истинного адреса канала,и одно обращение по сформированному истинному адресу за номером канала

„=(}t

Таким образом

Недостатком известного многоканального коммутатора является ограниченность быстродействия вследствие многократногО, обращения к ячейкам памяти при выборке каналов рангов r > 0.

Цель изобретения — повышение быстродействия коммутатора.

Поставленная цель достигается тем, что в многоканальный коммутатор, содержащий генератор кодов и блок памяти, выход которого соединен с входом дешифратора, введены блок регистров начальных адресов зон, блок регистров констант циклов и формирователь истинного адреса, выход генератора кодов, выход блока регистров начальных адресов зон и выход блока регистров констант циклов соединены соответственно с первым, вторым и третьим входами формирователя истинного адреса, выход которого соединен с входом блока памяти.

На фиг. 1 приведена блок-схема многоканального коммутатора; на фиг. 2 - пример считывания ячеек памяти для четырех последовательных циклов работы коммутатора с r 2; на фиг. 3 - временная диаграмма работы коммутатора, где Т щ — время одного цикла, Т, - время кадра, в течение которого производится обращение ко всем ячейкам памяти не менее одного раза; на фиг. 4 — "позонная" структура блока памяти.

Многоканальный коммутатор (фиг.1) состоит из генератора 1 кодов, блока

2 регистров констант циклов, который содержит регистры 3, — 3„ блока 4 регистров начальных адресов зон, который содержит регистры .5п - 5к, формирователя 6 истинного адреса, который содержит элементы И 7О- 7к, триггеры 8О= 8 K ключи 9О- 9к, счетчики

100- 10к, элементы И 11 - 11„, эле809291

Циклы

"0" Все ячейки

"2« Четверть ячеек

«О" Все ячейки

".r« мент ИЛИ 12, блока 13 памяти, дешифратора 14.

Блок 13 памяти «разбивается« на смежные зоны (зона «О«, зона «1« и т.д.)(фиг.4), число которых равно числу рангов r "древовидной." структуры известного коммутатора, Коли5 чество ячеек в каждой зоне равно n„.

Каждая ячейка памяти хранит только номер канала. Базовые адреса в ячейках памяти отсутствуют. Частота выборки отдельной ячейки (частота коммутации канала F> ) определяется тем же выражением, что и для известного коммутатора, т.е. F« 9- .

ГПравила считывания ячеек зон занесены в таблицу.

15

"1« Первая половина ячеек

"r" 1/r часть ячеек

"0" Все ячейки

П «1" Вторая половина ячеек

"2" Четверть ячеек

«r" 1/r часть ячеек

"1" Первая половина ячеек

«2«

Третья четверть ячеек

1/r часть ячеек и т.д.

Обращение к ячейкам эоны «0- про- 40 изводится в 2 раза чаще,чем к ячейкам зоны «1«и в 4 раза чаще,чем к ячейкам зоны «2", т.е. частоты обращения к ячейкам зон "О«, "1", "2« относятся друг к другу соответственно 4:2:1 45 (фиг. 2 и 3). Изменение частоты ком-. мутации канала достигается перемещением его номера в другую зону.

Для организации "позоиного" считывания ячеек из блока памяти необходи- $0 мо задаться начальными адресаты эои

А и> и константами цикла В„, определяющими моменты перехода текущих адресов иэ эоны в эону (В« ) Истинный адрес ячейки с номером канала формируется из начального адреса зоны и относительного адреса генератора кодов.

Такая организация коммутатора обеспечивает только одно обращение к памяти для выборки любого канала. Время 0 выборки канала постоянно.:и равно с„„;„ .Тем савалм достигается максимальное быстродействие коммутатора.

Коммутатор работает следующим образом. 45

Перед началом работы коммутатора в регистры 3 - 3„ блока 2 регистров констант циклов записываются константы цикла В „ (r = О-k),а в регистры

5Π— 5к блока 4 регистров адресов начальных зон записываются начальные адреса эон Ан„Начальные адреса Ан„ и константы цикла В хранятся на регистрах в течение всего времени работы коммутатора. Перед началом работы

Ан„ фиксируются также на соответствующих счетчиках 10о- 10н формирователя б инстинного адреса. Генератор

1 кодов, представляккций собой ряд пересчетных схем с ключевой маской, настраивается перед началом работы на соответствующий циклический режим работы с заданным временем цикла Т (по окончании цикла пересчетные схемы обнуляются), После включения коммутатора в работу с выхода генератора 1 кодов параллельный код, значение которого увеличивается на единицу с каждым тактом работы коммутатора, вместе с сопровождающим тактирующим импульсом поступают на вход формирователя 6 истинного адреса. Параллельный код в формирователе б истинного адреса поступает одновременно на первые входы элементов И 7 - 7к, на вторые входы которых поступает код соответствующей константы В „ с регистров 3О- 3„ блока

2 регистров констант циклов.

При равенстве значений кодов на выходе соответствующего элемента

И 7Π— 7„ появляется единичный импульс, который поступает на- вход соответствующего триггера 8 — 8к и устанавливают его в "закрытое" состояние.

При этом на выходе соответствующего триггера 8О- 8к появляется управляющий сигнал, который "выключает" соответствующий ключ 9> - 9к и устанавливает следующий (в возрастающей последовательности индексов) триггер в "открытое" состояние. Все триггеры по взаимному управлению собраны в ,"êîëüöî". «Открытые" триггеры 8О- 8< . «включают" соответствующие ключи

90 в 9,, тем саьым разрешая прохождение тактирующих импульсов с генератора 1 кодов на выход ключей 90- 9к.

В начальный момент "открыт" только триггер Зои тактирующие импульсы поступают на выход ключа 9 . Количество их определяется значением константы

B> = и, так как ключ 9.О "выключается« трйггером 80 в момент равенства текущего значения кода, поступающего с генератора 1 кода, и константы цикла В0 на элементе И 70. В слЕдующий момент триггер 8О через триггер 8 1

"включает" ключ 9 . Тактирукщие импуль. сы поступают теперь на выход ключа

9.. Количество рх определится разностью значений В - B - =пЯ, так как отключение ключа 9 трйггером 8 про 1 исходит в момент сравнения текущего

809291 кода генератора 1 кода с константой

В на элементе И 7, а значение В определяется как Вв+ф . Таким образом, в течение цикла Т ) производится йоследовательное включение-выключение ключей 9 о- 9к по правилу, заданному константами циклов Во- В„.

При этом на выходах ключей 9О- 9 вырабатываются пачки импульсов, количество которых в каждой равно" количеству ячеек, считываемых иэ соответствующей эоны блока 13 памяти в течение одного цикла, т.е. -ф

Пачки последовательных импульсов с выходов ключей 96- 9„ поступают на входы соответствуюащх счетчиков 10О10к. Каждый из счетчиков 100- 10к прй поступлении импульсов формирует последовательные истинные адреса ячеек памяти внутри "своей" зоны, которые (адреса ячеек)транслируются в блок памяти 13 через общий элемент

ИЛИ 12. В каждый момент времени работает только один из счетчиков

100- 10К. Каждый здемент И 110- 11 сравнивает текущее состояние соответствукияего счетчика 10О- 10< с начальным адресом следующей зоны

Ан„. При сравнении кодов на соответствукв ем Счетчике 100- 10нвосстанавливается "свой" начальный адрес Аи „ т.е. тот, который фиксировался на неи перед работой коммутатора, Восстановление счетчика 10опроиэводится . в каждом цикле, счетчика 10 - в каждом втором цикле, счетчика 10 - в каждом четвертом цикле и т.д. Следовательно, значения кодов счетчиков

10б- 10к последовательно изменяются от значения Ан„до значения Ан„ 1.

По адресам, поступающим из формирователя 6 истинных адресов в блок

13 памяти, считываются номера каналов, которые поступают на дешифратор 14, а с него — к датчикам объекта. Таким образом, быстродействие предложенного коммутатора повышается.

Дополнительным преимуществом пред,лагаемого многоканального коммутато ра по сравнению с известным коммутатором является сокращение объема памяти Ч при заданных и и k до V ;„=n, так как базовые адреса в ячейках памяти отсутствуют и m = О.

Простота расчета значений Ан„-X. n„ и о

1© и В -ф,и простота изменений частоты коммутации канала перемещением его номера иэ зоны в зону позволяют более оперативно менять программ коммутации в процессе работы коьмутато13 ра, адаптируя его к режимам работы многопараметрического объекта.

Формула изобретения

Многоканальный коммутатор, содержащий генератор кодов и блок памяти, Щ выход которого соединен с входом дешифратора, отличающийся тем, что, с целью повышения быстродействия коммутатора, в него введены блок регистров начальных адресов зон, блок регистров констант циклов и формирователь истинного адреса, выход генератора кодов, выход блока регистров начальных адресов зон и выход блока регистров констант циклов соединены соответственно с первым, вторым и третьим входами формирователя истинного адреса, выход которого соединен с входом блока памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 390550, кл. G 08 С 19/16, 1969.

2. Авторское свидетельство СССР

9 433525, кл. G 08 С 19/16, 1972.

3. Авторское свидетельство tCCP

40 9 229999886644, кл. G 08 С 19/16, 1969 (прототип).

809291 цикл 1f цикл 1Р дн, цикл > цикл 1

Аи дно

n„ на

Ан1 и

Анг

Анг

l1z ну ф

П2

11z

Itz

Puz. Я

8г g+, Анг

А

Н1Анк

41иг. 1

Редактор Е.Лушникова

Заказ 432/64 Тираж 702 Псдписное

ВНИКПИ Государственного комитета СССР по делам изобретенийи открытий

1130351 Иосква, Ж-35, Раушская наб., д. 4/5

AN

П1 у дн N

Составитель Н. Бочарова

Техред A. Савка Корректор М. Демчик

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4