Аналого-цифровой преобразователь

 

Союз Советских

Социалистических

Реслублнк

t ai>809556

К АВТОРСКОМУ СВИДЕТИЗЬСТВУ (6! ) Дополнительное к авт. свмд-ву (22) Заявлено 16. 04. 79 (21) 2751680/21 с присоединением заявки йо (23) Приоритет я)м. кл.

Н 03 К 13/17

Государственный комитет

СССР по яелам изобретений н открытий

Опубликовано 2802.81. Бюллетень ЙВ 8 (5ЯУДК 681 ° 325 (OSe.8) Дата опубликования описания 28. 02. 81 (72) Авторы изобретения

О.Г. Сморыго и В.Я. Стенин

Московский ордена Трудового Красного Знамени инженерно-физический институт

Ъ (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к устройствам импульсной техники и предназначено для использования в цифровых измерительных приборах, устройст- с вах автоматического управления, в системах сбора и обработки данных.

Известны аналого-цифровые преобразователи поразрядного уравновешивания, содержащие устройство . Я сравнения, на один из входов которого додается входной сигнал, а выход подключен к устройству управления, выходы устройства управления соединены с л входами (и — число двоичных разрядов преобразователя) цифро-аналогового преобразователя, выход которого соединен со вторым входом устройства сравнения f13.

Недостатком этих преобразователей является большое число логических ® элементов (до 8-10 двухвхедовых элементов на один разряд), необходимых для построения схемы управлйния, которые занимают большую площадь и потребляют значительную мощность.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому является аналогоцифровой преобразователь, содержащий источник входного сигнала, устрой- 3О ство сравнения, выход которого соединен с входом устройства управления„ выход которого подсоединен к первому входу устройства коммутации, первый выход последнего через устройство аналогового хранения соединен с первым входом устройства сравнения, источник эталонного сигнала,подключенный к первому входу формирователя зарядов (2 ).

Недостатком этого преобразователя является низкое быстродействие, обусловленное большим временем выравнивания поверхностных потенциалов под двумя идентичными электродами (затворами), с помощью которых осуществляется дрление пополам эталонных зарядов в формирователе зарядов.

Цель изобретения - повышение быстродействия преобразователя.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий источник. входного сигнала, устройство сравнения, выход которого соединен с входом устройства управления, выход которого подключен к первому входу устройства коммутации, первый выход последнего через .устройство аналогового хранения соединен с первым входом устройства срав809556 нения, источник эталонного сигнала, подключенный к первому входу формирователя зарядов, введена линия задержки с весовыми отводами, вход которой соединен с выходом формирователя зарядов, выход — со вторым входом устройства коммутации, второй выход которого подключен ко второму входу устройства сравнения, а дополнительный выход устройства управления подключен к первому дополнительному входу формирователя зарядов, к второму дополнительному входу которого подключен источник входного сигнала, причем линия задержки с весовыми отводами выполнена в виде сдвиговой линии на приборах с зарядовой связью с весовыми отводами на основе разрезанных электродов или в виде сдвиговой линии на приборах с зарядовой связью с боковыми отводами и резистивной матрицы типа R-2Я, разрядные выводы котброй подключены к боковым отводам сдвиговой Линии на приборах с зарядовой связью.

На. фиг. 1 изображена структурная схема аналого-цифрового преобразователя поразрядного уравновешивания, использующего линию задержки на приборах с зарядовой связью с весовыми отводами на основе разделенных (разрезанных) электродов:на фиг. 2 временные диаграммы: а,d — двухфазо" вых (Ф и Ф2) тактовых импульсов пи7 тания линии задержки, Ь вЂ” заряда, вводимого в линию задержки, r — выходного сигнала (заряда) линии задержки, д-выходного сигнала (заряда) устройства аналогового хранения; е †.напряжения на выходе схемы сравнения

Преобразователь содержит источник 1 входного сигнала, устройство

2 сравнения с выходами 3 и 4, устройство 5 управления, устройство б коммутации, устройство 7 аналогового .хранения, иствчники 8 эталонного сигнала, формирователь 9 зарядов, линию 10 задержки, имеющую вход 11, выход 12, выводы 13-15, разделенные весовые электроды 16-19, электроды

20-32 для переноса заряда и сток 33.

Аналого-tIH@poaoA преобразователь работает следующим образом.

На вывод 13 подается напряжение тактовых импульсов питания фазы ф, .(фиг. 2а), а на вывод 14 — фазы сЬ (фиг.2б).

Для осуществления направленного переноса заряда в двухфазовых приборах с зарядовой связью необходимо иметь неоднородную структуру элементарной ячейки прибора с зарядовой связью (разную толщину окисла под электродом или неравномерное легирование поверхностного слоя подложки в направлении переноса заряда).

На выход 4 устройства 2 сравнения подается стробирующий импульс, разрешающий сравнение входных сигналов и определяющий длительность времени сравнения. Каждый из электродов 16-18 осуществляющих неразрушающее считывание сигналов из линии 10 задержки и весовые функции, разделен на две части так, что отношение площади частей электродов, подключенных к выходу 12,образуют ряд вида 2 п )

1где i = 1,2,3...; и — порядковый ноiMep разделенного весового затвора при отсчете их от входа 11 линии 10 задержки. Последний весовой электрод

19 при i=n не делится на части (фиг.1). Для приведенного соотношения площадей частей весовых электродов сигналы на выходе 12, обусловленные одной порцией заряда, передаваемой в линии 10 задержки последовательно под весовыми разделенными электродами 16-18, будут образовы20 вать ряд вида 1,2,4,8... и т.д.

В начальный момент времени при

t=-0 под всеми электродами 16-32 линии 10 задержки заряды отсутствуют.

С помощью формирователя 9 зарядов под первый весовой разделенный электрод 16 инжектируется заряд „,пропорциональный величине сигнала от источника 1 входного сигнала

q 6 = q6x (t=0) =K6„U0õ (t=0),где КЬх коэффицйент пропорциональности (фиг.2в). Следующая выборка входного сигнала осуществляется после завершения полного цикла преобразования данной выборки в код. Разделенный весовой электрод 16 осуществляет неразрушающее считывание заряда q с весовым коэффициентом КЬ»2 („, > Ьх где i=1. Сигнал с выхода 12 линии

10 задержки, соответствующий взвешенному заряду „-б„и равный q (t=0)=

40 =К.бык q 6õ 2 " ) де Кфик коэффициент пропорциональности, вводится через устройство 6 коммутации в устройство 7 аналогового хранения, где и запоминается (фиг.2д). В

4 момент времени t=T (Т вЂ” период тактовых импульсов фаз с@1 и .CD>) под электрод 16 с выхода формирователя

9 заряда инжектируется заряд q пропорциональный сигналу источййка 8 щ0 эталонного сигнала q =q =К Е .

Эталонный сигнал Е,. равей половине максимального входйого сигнала

Е =Об„щ/2. Во время считывания взвешйваемого заряда g с помощью врсового электрода 16 (при t=T) заряд

q находится под электродом 22 и не

4и считывается. Сигнал с выхода 12, соответствующий взвешенному эталонзаРЯД Цзт H PBBHBIA g (t=T)=

=Кб„„q 2 " ), через устройство

60 б коммутации поступает непосредственно на второй вход стробируемого, устройства 2 сравнения и сравнивается во время прихода сигнала

q<< (t=T) с сигналом, хранимым уст65 ройством 7 выборки и хранения .

809556

qz (;=Т) =ц „(с=0) =КС Х9 6„2 " ° Ec-(и- ) лй q г (с=01) с q1г (с=Т), что соответ ствует U yx < U ьхщ/2, то на выходе

3 устройства 2 сравнения появится сигнал логического "0", а при

q 2 (с=0) ) q 12 (t=Ò) (To cooTBeTCTвует U+x > U I,„ /2) — логической "1".

Выработанный логический сигнал а ("0" или "1") на выходе 3 устройства 2 сравнения в виде сигнала U3 (фиг.2е) является значением стар,шего разряда двоичного кода преобразуемой выборки. Логический сигнал а, с выхода 3 устройства 2 сравнения (см.фиг.2е) поступает на вход устройства 5 управления, выходной сигнал которого управляет работой форми- 1э рователя 9 зарядов.

Работа преобразователя основана на том, что в линии 10 задерх<ки формируются два набора сигналов. Один набор сигналов образует заряд q x., 20

ВВОДИМЫЙ ПРИ t=0, И ЗаРЯДЫ Цэта; (где а =0 или 1), вводимые в линию

10 задержки в момент времени t 2T, 4Т и т.д., т.е. t--2Ò i, где

1,2,3,...,n. Второй набор образуют заряд q » вводимый при t=T, и заряды 9 Та ° (где а =1 или О, так что а)+а, =1), вводимые в линию

10 задержки в моменты времени t

ЗТ,5Т... и т.д., т.е. t = Т+2Т., где 1=1,2,3...,n. На выходе 12 линии 10 задержки сигнал образуется как .сумма взвешенных с помощью разделенных электродов зарядов, находящихся в данный момент времени в наборе, находящемся под всеми разделенными электродами. Сигналы от двух наборов зарядов, находящихся в линии 10 задержки, поступают на выход

12 поочередно через интервалы времени Т, равные тактовому периоду 40 фазового питания. линии 10 задерхски.

Если в результате первого сравнения и выработки значения старшего разряда кода а оказывается 0а„с 0сх„/2 4$ то в момент времени t 2T с выхода формирователя 9 зарядов на вход 11 линии 10 задержки поступает заряд

9а- =КОЕ зт, если О „ъ О хщ/2, то в

Ct момент t--2Т заряд на вход линии а()

10 задержки не поступает, в этом случае заряд q поступает на вход

11 линии 10 задержки в момент времени t-=3T. Для конкретного примера (фиг.2 ) Ubx+ "Ьсn/2 (т.e° . q>„iqэт а1 =1, а -0) и, следовательно, очередной заряд q ", вводится в линию 10 задержки под весовой электрод 16 в момент времени t=3T и его вес добавляется к введенному при t-=Т Мдряду q, который в момент време- 40 ни С=ЗТ находится под электродом 17 и имеет в наборе вес, увеличенный в два раза по сравнению со временем с=Т. Добавление очередного эталонного заряда осуществляется в тот набор 5 зарядов, которому соответствует при последовательном сравнении меньший сигнал на выходе 12 линии 10 задержки. При переносе зарядов q< и а

Ьх в направлении от отвода с малым весовым коэффициентом к отводам с большими значениями весовых коэффициенТоВ разность сигналов на выходе 12 от двух наборов при сдвиге их На один разряд увеличивается вдвое за счет

;изменения весовых коэффициентов, что позволяет осуществлять уравновешивание преобразуемого аналогового сигнала введением в линию 10 задержки фиксированных по амплитуде сигналов q т . Последовательность значений зарядов в наборе, содержащем входной сигнал (заряд), образует обратный двоичный код преобразуемой выборки а(° Второй набор, исключая первый заряд в наборе, соответствует двоичному коду преобразуемой выборки а„.

При с=2Т в устройстве 7 аналогово- ° го хранения запоминается сигнал, поступающий через устройство б коммутации с выхода 12 линии 10 задержки

q.g2(t=»)="tûõ l< × зтг +Ч ьхг )

I где а =0 — значение старшего разряда обратного кода преобразуемой выборки входного сигнала. Этот сигнал сравнивается схемой 2 сравнения в момент времени с=ЗТ с сигналом на выходе 12 линии 10 задержки, поступаю-. щим через устройство б коммутации

gyes(t =>T)=Kt,,хС ЭТ (Qi2+2 1 2 Le Ъ) где а1=1 — значение старшего разряда кода йреобразуемой выборки. В данном примере в результате сравнения

q (t=3T)=ц„. (t=2T) > q (с=ЗТ) на выходе 3 устройства 2 сравнения вырабатывается значение второго разряда кода а>--0, в виде напряжения U (см.фиг.2е), что-соответствует

0.бх < (Ugx/2) (2 +2 ) .

В момент времени с-4Т с выхода формирователя 9 заряда на вход 11 линии 10 задержки поступает эталонный заряд, который поступает в набор зарядов, содержащий входной сигнал (заряд) о<

Сигнал на выходе 12, соответствующий моменту времени с 4Т, будет определяться соотношением

Ч г "Ьыхй+х+Чэт(а,г +ах2 ). " )).

Сигнал q (с 4Т) запоминается устройством 7 аналогового хранения.

В момент времени t5T на выходе

12 будет сигнал

< а(с-5т)= ьв хЯ.эт(2+«г ахг )г ". )

Для данного примера в результате сравнения q (t5T) q, (с 4Т) и

q (t 5Ò) на выходе 3 устройства 2 сравнения появляется логический

809556 сигнал a =0 в виде U> (см.фиг.2е, что соответствует Ub < E (2 +2 ) .

На фиг.2 показаны временные диаграммы для уравновешивания входного заряда qb только в трех разрядах преобразователя, соответствующий двоичный

-код будет 100.

Формирование младшего разряда кода происходит на последнем этапе,. начиная с момента времени t =2(п-1)Т.

В этот момент времени под весовым электродом 19 находится заряд qb„, а под остальными весовыми разделенными электродами в направлении от весового электрода 19 к весовому элек(троду 16 - заряды величиной а- q „ .

Выходной сигнал с выхода 12 через устройство 6 коммутации вводится и запоминается в устройстве 7 аналогового хранения. Через такт фазового питания в момент времени t=(2n-1)T= +Т на другой вход устройства 2 20 сравнения поступает сигнал (и-1 .(Я 12(+T) "ЬмкЯ эт("+ С 12 )

1=1

Эти два сигнала сравниваются устройством 2 сравнения, на выходе 3 которого вырабатывается логический сигнал а„, соответствующий значению младшего разряда кода. Логический сигнал а вводится в линию 10 задерж- ЗО ки в виде заряда величиной аль

Двоичный код преобразуемого аналогового сигнала формируется в процессе преобразования последовательно

5 на выходе 3 устройства 2 сравнения . в вцде импульсного сигнала U>.

Кроме этого, после завершения преобразования он содержится в виде за) рядов а; 9 в линии 10 задержки и может быть выведен оттуда в виде последовательного кода через сток 33 и вывод 15. Значения двоичного кода а1 чередуются в разрядах линии 10 эадерж-4 ки.со значениями обратного двоичного кода а„ преобразованной выборки входного;аналогового сигнала.

Формула изобретения

1. Аналого-цифровой преобразователь, содержащий источник входного сигнала, устройство сравнения, выход которого соединен с входом устройства управления, выход которого подключен к первому входу устройства коммутации, первый выход последнего чЕрез устройство аналогового хранения соединен с первым входом устройства сравнения, источник эталонного сигнала, подключенный к первому входу формирователя зарядов, о тл и ч а ю шийся тем, что, с целью повышения быстродействия преобразователя, в него введена Ътиния задержки с весовыми отводами, вход которой соединен с выходом формирователя зарядов, выход — со вторым входом устройства коммутации,, второй выход которого подключен ко второму входу устройства сравнения, а допол I нительный выход устройства управления подключен к первому дополнительному входу формирователя зарядов к второму дополнительному входу которого подключен источник входного сигнала, 2. Преобразователь по п.1, о тл и ч а ю шийся тем, что линия задержки с весовыми отводами выполнена в виде сдвиговой линии на приборах с зарядовой связью с весовыми отводами на основе разрезанных электродов.

3. Преобразователь по п.1, о ти ч а ю шийся тем, что линия задержки с весовыми отводами выполнена в виде сдвиговой линии на приборах с зарядовой связью с боковыми отводами и резистивной матрицы

1 типа R-2é, разрядные выводы которой подключены к боковым отводам сдвиговой линии на приборах с зарядовой связью.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетел; ство СССР

Р 167373, кл. Н 03 К 13/02, 1966.

2. Патент Франции 9 2343369, кл. Н 03 К 13/02, 1977 (прототип).