Аналого-цифровой интегратор

 

(i 18I l286

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Саюа Советских

Сециалистнческих

Рйопублнк (61) Дополнительное к авт. свид-ву (22) Заявлено 07.02.79 (21) 2722536/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 07.03.81. Бюллетень № 9 (45) Дата опубликования описания 07.03.81 (51) М. Кл.

G 06G 7/186

Государственный комитет (53) УДК 681.335 (088.8) ло делам изобретений л открытий (72) Автор изобретения

В. М. Гугелев (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к вычислительной технике и может быть использовано для интегрирования аналоговой информации с представлением результата вычисления как в виде цифрового кода, так и в виде на- 5 пряжения.

Известно, что при длительном интегрировании аналогового сигнала обычно осуществляется аналого-цифровое преобразование, а в качестве накопителя информа- 1р ции используется реверсивный счетчик (1).

Если результат вычисления необходимо представить в виде напряжения, то для этой цели на выходе счетчика устанавливается преобразователь кода в напряже- 15 ние.

Основными недостатками такого устройства является существенное увеличение емкости реверсивного счетчика при длительном интегрировании и низкая помехоустойчивость, так как на вход реверсивного счетчика поступает числовой эквивалент текущего значения входного сигнала.

Известно интегрирующее устройство, содержащее аналоговый интегратор, выпол- 25 ненный на базе операционного усилителя, в цепь обратной связи которого для устранения влияния дестабилизирующих факторов, введен цифровой повторитель и формирователь корректирующих сигналов (2). 30

Недостатком такого устройства является ограниченный динамический диапазон входных сигналов, обусловленный конечной величиной интегрирующего конденсатора и величиной линейного участка характеристики операционного усилителя.

Наиболее близким по технической сущности к изобретению является устройство, состоящее из последовательно соединенных аналогового интегратора, блока сравнения, реверсивного счетчика и преобразователя кода в напряжение, причем выход сравнивающего устройства соединен с выходом обнуления аналогового интегратора, которое отвечает всем поставленным в данной задаче техническим требованиям, за исключением точности интегрирования при малых величинах входных сигналов (3).

Целью изобретения является повышение точности интегрирования аналого-цифрового интегратора.

Это достигается тем, что в аналого-цифровой интегратор, содержащий последовательно соединенные аналоговый интегратор, блок сравнения, первый реверсивный счетчик и преобразователь кода в напряжение, причем выход блока сравнения подключен к разрядному входу интегратора, введены формирователь временных интервалов, блок сравнения временных интервалов, 811286

10 второй реверсивный счетчик и дешифратор, соединенные последовательно, причем выход дешифратора подключен к выходу управления постоянной времени интегрирования аналогового интегратора и входу yilравления коэффициентом пересчета первого реверсивного счетчика, а выход блока сравнения соединен с вторым входом блока сравнения временных интервалов и входом формирователя временных интервалов.

Блок-схема аналого-цифрового интегратора приведена на чертежике.

Интегратор содержит последовательно соединенные аналоговый интегратор 1 с управляемой постоянной интегрирования (в качестве которого может быть использован операционный усилитель с коммутируемыми конденсаторами в цепи обратной связи), блок сравнения 2, реверсивный счетчик 3 с переменным коэффициентом пересчета, преобразователь 4 кода в напряжение, блок 5 ограничения шага интегрирования, подключенный к выходу блока сравнения 2.

Блок ограничения шага интегрирования состоит из последовательно соединенных формирователя 6 временных интервалов, блока 7 сравнения временных интервалов, реверсивного счетчика 8 управления и дешифратора 9, причем выход блока 2 сравнения подключен к входу формирователя

6 временных интервалов, а такхке через последовательно соединенные блок 7 сравнения временных интервалов, реверсивный счетчик 8 управления и дешифратср 9 соединен с входом управления постоянной интегрирования аналогового интегратора 1 и с входом управления коэффициентом пересчета реверсивного счетчика 3 накопителя, а выход формирователя 6 временных интервалов соединен с другим входом блока 7 сравнения временных интервалов.

Аналого-цифровой интегратор работает следующим образом. При подаче на вход аналогового интегратора 1 измеряемого сигнала напряжение на входе интегратора

1 изменяется в соответствии с выбранной постоянной интегрирования и поступает на вход блока сравнения 2, на другой вход которого поступает опорное напряжение. В момент равенства напряжений блок сравнения 2 срабатывает и выдает сигнал на разряд конденсатора аналогового интегратора 1 (или изменение направления интегрирования) и на вход реверсивного счетчика 3 накопителя для записи первого такта.

После разряда интегрирующего конденсатора процесс возобновляется и повторяется циклически, при этом в реверсивный счетчик 3 накопителя происходит запись числа тактов аналогового интегратора. При изменении полярности входного сигнала происходит аналогичный процесс, но из реверсивного счетчика 3 накопителя вычитается число тактов аналогового интегратора 1.

При необходимости, код старших разрядов

2д

45 до

Q5

65 реверсивного счетчика 3 накошпеля преобразуется в аналоговый сигнал преобразоваТе.,ICivi 4 кода В H211pßÆCIIHÐ.

11остоянная интегрирования аналогового интегратора 1 выбирается исходя из заданного диапазона изменения входного сигнала, его частотного спектра, емкость накопителя и т. д. Верхний предел постоянной интегрирования ограничивается снижением то ности прп интегрировании малых вели IIIII входных сигналов, так как прп этом увеличивается шаг аналогового интегратора 1 и соответственно его точность из-за токов утечки интегрирующего конденсатора, дрейфа нуля операционного усилителя и т. д. Нижний предел постоянной интегрирования лимптируется пз-за снижения точности интегрирования Ilpii больших величинах входного сигнала, так как прп этом возрастает суммарное время на разряд интегрирующего конденсатора (или изменение н интегрирования). 1<роме того, возрастает погрешность, обусловленная помехами на входе аналогового интегратора

1 из-за малого време III аналогового интегрирования.

Для повышения точности интегрирования во всем диапазоне изменения входных сигналов введен блок 5 ограничения шага интегрирования аналогового интегратора.

При вкл1очении устройства аналоговый интегратор 1 имеет постоя1пую интегрирования, соответствующую среднему значению диапазопа изменения постояшгой интегрирования.

Прп малой величине входного сигнала шаг,;слог.: .ого l;III el pal opII 1 (время одного цикла) превышает заданный временной интервал, формируемый в формирователе 6 временных интервалов, например, одновибратором, запуск которого осуществляется импульсом с выхода блока 2 сравнения. Блок 7 сравнения временных интервалов формирует сигнал, уменьшающий постоянную интегрирования аналогового интегратора (например, отк;почая часть интегрирующих конденсаторов) и пропорционально увеличивающий коэффициент пересчета реверсивного счетчика 3 накопителя.

Формирование сигнала управления в блоке

5 ограничения шага интегрирования осуществляется через реверсивный счетчик 8 управления и дешифратор 9, причем при включении устройства в старший разряд счетчика 8 управления записывaåòcÿ единица.

В случае дальнейшего уменьшения входного сигнала время одного цикла аналогового интегратора 1 снова превышает заданный временной интервал и в реверсивный счетчик 8 управления запишется следующий импульс, который через дешифратор

9 установит новое, меньшее значение постоянной и новый коэффициент пересчета счетчика 3 и т. д.

811286

Формула изобретения

8sru

Составитель С. Белан Редактор E. Гончар Корректоры; Н. Федорова и Л. Слепая

Заказ 364 1 Изд. № 201 Тираж 749 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобрс-.епий и открыпш

113035, Москва, 3(-35, Раушская наб., л. 415

Типография, нр. Сапунова, 2

Прп увеличении вели пшы входного сш.нала происходит обратпь1й процесс, т. е. если шаг аналогового интегратора 1 уменьшится до другой границы заданного временного интервала из реверсивного счетчика 8 управления списывается единица и через дешифратор соответствующий сигнал подключит дополнительный интегрирующий конденсатор и уменьшит коэффициент пересчета реверсивного счетчика 3 накопителя.

Таким образом, во всем диапазоне изменения величины входного сигнала аналоговый интегратор 1 работает при оптимальной величине интегрирующего конденсатора и этим обеспечивается высокая точность интегрирования.

Аналого-цифровой интегратор, содержащий последовательно соединенные аналоговый интегратор, блок сравнения, первый реверсивный счетчик и преобразователь кода в напряжение, причем выход блока сравнения подключен к разрядному входу интегратора, отличающийся тем, что, с целью повышения точности интегрирования, в него введен формирователь временных интервалов, блок сравнения временных интервалов, второй рсверспвный счетчик и дешифратор, соединенные последовательно, причем выход дешифратора подключен к входу управления постоянной времени интегрирования аналогового интегратора и к входу управления коэффп1ц ентом пересче10 та первого реверсивного счетчика, а выход блока сравнения соединен со вторым входом блока сравнения временных интервалов и входом формирователя временных интервалов.

15 Источники информации, принятые во внпманпе при экспертизе

1. Смолов В. Б. и др. Цифро-аналоговый интегратор, «Аналоговая и аналого-цифровая вычислительная техника», — М.: вып. 5, Советское радио, 1973, с. 139.

2. Патент США, № Зб33004, кл. 235—

150.51, опублик. 1972.

3. А. И. Годунов и др. Электронный шаговый интегратор, «Аналоговая и аналогоцифровая вычислительная техника», — М.: вып. 6, Советское радио, 1973, с. 190 (прототип) .