Элемент однородной вычислительнойструктуры

 

Союз Советских

Социалистических

Реслублик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (ii)813786

Ф,Ol

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 160479 (21) 275 3972/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 150381 Бюллетень № 10

Дата опубликования описания 15.0381 (51)М. Кл.з

Н 03 К 19/00

G 06 F 7/00

Государственный комитет

С С С P но делам изобретений и открытий (53) УДК 681. 325 (088.8) (72) Авторы изобретен и я

Л.М. Губарев, A.3. Струков и А.Г. Хату (71) Заявитель

Московский ордена Ленина авиационный инсти им. Серго Орджоникидзе (54) ЭЛЕМЕНТ ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ

СТРУКТУРЫ

Изобретение относится к вычислительной технике и цифровой высокочастотной автоматике и может быть использовано преимущественно при пост5 роении радиоимпульсных однородных вычислительных структур, предназначенных для обработки радиосигналов, в качестве носителя информации в которых используется фаза высокочастотных колебаний.

Известны элементы однородной вычислительной структуры, предназначен. ные для обработки высокочастотных сигналов, содержащие функциональную и настроечную части (1) .

Недостатком элементов однородной вычислительной структуры является ограниченные функциональные возможности и сложность конструкции.

Наиболее близким к предлагаемому является элемент однородной вычислительной структуры, используемый преимущественно при построении радиоимпульсных однородных вычислительных структур, предназначенных для обработки радиосигналов и носителем информации в которых является фаза высокочастотных колебаний и содержащих идентично построенные функциональный и настроечный емкостные параметроны, включающие катушку индуктивности с отводом от Средней точки, два варикапа и два диода., а также два транзисторных ключа (2) .

Недостатком элемента однородной вычислительной структуры является большое количество элементов схемы (20 шт) и ограниченные функциональные возможности.

Выполнение функции памяти в элементе однородной вычислительной структуры, осуществляется функциональным параметром при его работе в непрерывном режиме, а считывание информации производится через инверсный выход (вход) настроечного параметрона, возбуждаемого в необходимый момент времени при подаче на него видеоимпульсов первого, второго или третьего тактов. Этот элемент однородной вычислительной структуры при соответствующей настройке может быть использован преимущественно в качестве элемента памяти в запоминающих устройствах. Выполнение указанными элементами функции памяти затруднительно, а иногда н нецелесообразно, так как в однородных структурах входы (выходы) функциональных параметронов соседних элементов соединены

813786

15 через резисторы связи, а инверсные входы (рыходы) настроечных параметронов всех элементов однородной вычислительной структуры подключены через развязывающие резисторы к одной общей шине опорного напряжения частоты субгармоники, что исключает использование настроечных параметронов для считывания информации. Кроме того, при изготовлении однородных вычислительных структур в виде микросборок с высоким уровнем интеграции имеется доступ для ввода информации только к периферийным элементам. Но при этом для выполнения одним из элементов однородной вычислительной структуры функции памяти все соседние элементы структуры, т.е. непосредственно соединенные с данным элементом, должны быть выключены и выполнять функцию разрыва в цепи передачи сигнала на все время хранения информации, что позволяет исключить прохождение сигнала с данного элемента на остальные элементы однородной вычислительной структуры. Таким образом, соседние элементы струк- g5 туры практически не используются при реализации автомата в однородной вычислительной структуре, а считывание информации производится с помощью одного из соседних элементов у) однородной вычислительной структуры, настроенного на выполнение функции соединения и возбуждаемого в первом, втором или третьем тактах по окончании времени хранения. 35

Цель изобретения — упрощение конструкции и расширение функциональных возможностей за счет одновременного выполнения логических функций и функции памяти.

Поставленная цель достигается тем, что в элемент однородной вычислительной структуры, содержащий первую и вторую катушки индуктивности с отводами от средних точек, первый, второй, третий и четвертый резисторы 45 связи, первый и второй транзисторы, причем отводы средних точек катушек индуктивности соединены между собой, первый вывод первой катушки индуктивности через последовательно соеди- 5Q ненные первый и второй резисторы связи соединен с первым выводом второй катушки индуктивности, а второй вывод второй катушки индуктивности через последовательно соединенные третий и четвертый резисторы связи соедийен с первым выводом первой катушки индуктивности, коллектор первого транзистора подключен к общему выводу первого и второго резисторов связи, а коллектор второго транзистора 40 подключен к общему выводу третьего и четвертого резисторов связи, дополнительно введены третий, четвертый, пятый, шестой и седьмой транзисторы, причем первый и второй выводы 65 первой катушки индуктивности соединены соответственно с коллектором третьего и четвертого транзисторов, а первый и второй выводы второй катушки индуктивности соединены соответственно с коллекторами пятого и шестого транзисторов, база третьего, четвертого, пятого и шестого транзисторов соединены между собой и подключены к общему выводу элемента,отводы средних точек катушек индуктивности подключены к шине напряжения накачки элемента, первый и второй выводы первой катушки индуктивности соединены соответственно с инверсными и пряж ми сигнальными входами (выходами) элемента, эмиттер седьмого транзистора соединен с шиной опорного напряжения частоты субгармоники, а база - r. первым входом управления элемента, второй вход управления элемента соединен с базой первого транзистора, а третий вход управления элемента соединен с базой второго транзистора, четвертый вход управления элемента соединен с эмиттерами третьего и четвертого транзисторов, а пятый вход управления элемента соединен с эмиттером пятого и шестого транзисторов, эмиттеры первого и второго транзисторов соединены между собой и подключены к общему выводу элемента

На фиг. 1 приведена принципиальная схема элемента однородной вычислительной структуры, содержащего первую и вторую катушки индуктивности с отводом от средней точки 1 и 2, первый, второй, третий и четвертый резисторы связи 3-6, первый, второй, третий, четвертый, пятый, шестой и седьмой транзисторы 7-13, прямые и инверсные сигнальные входы (выходы)

14.1-14.N и 14. N + 1-14N соответственно, первый, второй, третий, четвертый и пятый входы управления 1519, шину опорного напряжения cy6rapмоники U, шину напряжения накачки

Он, общую шину, на фиг. 2 приведены временные соотношения между напряжением накачки 0, опорным напряжением частоты субгармоники Оди видеоимпульсными напряжениями тактовой частоты (модулирующие напряжения)

Uw, U, U, а также между напряжениями субгармоники 0„ и Оп функционального и настроечного параметронов (фаза "О" — сплошная линия, фаза " 7" — пунктир) при работе их во втором и первом тактах соответственно на фиг. 3 приведены временные соотношения между опорным напряжением частоты субгармоники Ug, напряжениями субгармоники U è U„ функционального и настроечного параметронов (фаза "О" — сплошная линия, фаза

"У" — пунктир) при работе их во втором и первом тактах соответственно, 813786 точкой соединения резисторов 5 и 6 связи и общей шиной, причем коллектор транзистора 8 подключен к точке соединения резисторов 5 и 6, эмиттер к общей шине, а база подключена к источнику управляющего напряжения (вход управления 17).

Инверсный вход (выход) настроечного параметрона подключен через ключ ние частоты субгармоники U, а также отсутствии положительных видеоимпуль45 сов на входах управления 19 и 18 они лебания не возникают (вне зависимости от того, какие потенциалы поданы на входы управления 16 и 17 и 15).

В этом состоянии элемент однородной вычислительной структуры выполняет функцию разрыва цепи в канале передачи сигналов.

Выбор необходимого такта работы элемента однородной вычислительной видеоимпульсными напряжениями такто- и соединен с коллектором транзистора вой частоты 0„„ и U „ T e — 11, а другой инверсным и соединен с ляющими напряжениями 0у„, Uy, 0 э коллектором транзистора 12. Прямой на входах 15-17 соответственно. На вход (выход) настроечного параметрофиг. 3 введены обозначения: время на через последовательно соединенные хранения информации в настроечном

5 резисторы связи 3 и 4 а инверсный

I параметроне при выполнении элемен- через последовательно соединенные том однородной вычислительной струк- резисторы связи 5 и 6 подключены к туры функции памяти, момент от- инверсному входу (выходу) 14.И + ключения настроечного параметрона + 1-14.N функционального параметроот шины опорного напряжения частоты H с ° субгармоники t,момент началд выпол10

Между точкой соединения резистонения элементом однородной вычисли-. ров 3 и 4 связи и общей шиной включен тельной структуры функции памяти транзистор 7, причем коллектор тран(момент начала записи информации из зистора 7 подключен к точке соединефункционального параметрона в наст-, ния резисторов 3 и 4, эмиттер — к роечный параметрон и,момент оконча- 15 общей шине, а база — к источнику упния записи информации из функциональ- равляющего напряжения (вход управленого параметрона в настроечный пара- ния 16). Транзистор 8 подключен между метрон t. момент начала считывания информации из настроечного параметрона в функциональный па- 20 раметрон 1 t, момент окончания выполнения элементом однородной вычислительной структуры функции памяти (момент окончания считывания информации из настроечного параметрона в 25 функциональный параметрон 1 t5 номер такта — n . на транзисторе 13 к шине опорного иаЭлемент однородной вычислительной пряжения частоты субгармоники 0ц, структуры (Фиг. 1) состоит из Функ- причем коллектор транзистора 13 соеционального емкостного параметрона g0 динен с инверсным входом (выходом) и настроечного емкостного параметро- настроечного параметрона, эмиттер на, резисторов связи и трех транзис- подключен к шине 0з, а база к источторных ключей. Функциональный пара- нику управляющегo напряжения (вход метрон, построенный по балансной схе- управления 15), ме, состоит из катушки индуктивности 5 В рабочем состоянии на элемент

1,имеющей отвод от средней точки,под- однородной вычислительной структуры ключенный к шине непрерывного напря- поданы непрерывное напряжение накачжения накачки 0н, и двух транзисто- ки 0н, непрерывное опорное напряжеров 9 и 10, базы которых подключены к общей шине, эмиттеры подключены к необходимые видеоимпульсные напряжеисточнику видеоимпульсного напряже- 40 ния тактовой частоты и управляющие ния тактовой частоты (вход управле- напряжения (Фиг. 2 и фиг. 3). ния 18), а коллекторы соединены с Режим работы транзисторов 9-12 крайними выводами катушки индуктив- выбирается таким образом, чтобы при ности 1. Крайние выводы катушки индуктивности 1 являются сигнальными входами (выходами) — 14.1-14.M функ- были открыты и шунтировали катушки ционального параметрона. Параметрон индуктивности 1 и 2 соответственно. является двухполюсником и поэтому При этом в контуры параметронов вноего сигнальные вхоцы и выходы не сится большое затухание, условия возразличимы. Сигнальные входы (выходы) 50 буждения субгармоники в параметронах

14.1-14.М вЂ” прямые, а 14.М + 1-14.N- не выполняются и субгармонические коинверсные.

Настроечный параметрон, построенный по балансной схеме, состоит иэ катушки индуктивности 2, имеющей отвод от средней точки, подключенный к генератору непрерывного напряжения накачки (u„), и двух транзисторов

11 и 12, базы которых подключены к общей шине, эмиттеры к источнику видеоимпульсного напряжения тактовой бО структуры производится путем подачи частоты (вход управления 19), а кол- иа вход управления 18 видеоимпульслекторы соединены с крайними вывода- ного напряжения 1 и 2 или 3 тактов ми катушки индуктивности 2. Один из (фиг. 2 — 0,, 0„, 0,>) . В моменты крайних выводов катушки индуктивнос- присутствия на входе 18 положительти 2 является соответственно прямым б5 ных импульсов транзисторы 9 и 10 зак813786 рываются и функциональный параметрон возбуждается. В том случае, если на вход- 19 видеоимпульсное напряжение не поступает, то вне зависимости от того, какие потенциалы поданы на входы 16 и 17 и 15 элемент однородной вычислительной структуры выполняет:

1. Функцию соединения в цепи передачи сигналов в однородной вычислительной структуре, когда на один из прямых входов (выходов) 14.1-14.М поступает сигнал, а выходной сигнал снимается с другого прямого выхода.

2. Логическую операцию НЕ, когда на один из входов 14.1-14.М поступает сигнал, а выходной сигнал снимается с одного из инверсных выходов

14.N+i-14Н или, когда входной сигнал поступает на инверсный вход параметрона, а снимается с прямого„

3. Мажоритарную функцию, когда на его сигнальные входы (выходы)

14.1-14.M поступает нечетное количество сигналов, а выходной сигнал снимается с одного из прямых выходов.

4. Мажоритарную функцию с инверсией, если на входы 14.1-14.M поступает нечетное количество сигналов, а выходной сигнал снимается с одного из инверсных выходов 14.М+1-14.N.

Выбор такта возбуждения параметрона настроечной части осуществляется путем подачи видеоимпульсного напряжения на вход управления 19. В моменты присутствия на входе 19 положительных видеоимпульсов транзисторы 11 и 12 закрываются и настроечный параметрон возбуждается всегда в одной и той же фазе, которая однозначно определяется фазой непрерывного опорного напряжения частоты субгармоники U<, поступающего на инверсный вход (выход) параметрона, в том случае, когда на вход управления 15 подан положительный потенциал и, следовательно, транзистор 13 открыт.

Положительный потенциал на вход управления 15 подается в течение всего времени выполнения элементом однородной вычислительной структуры логических функций И, ИЛИ, И-НЕ, ИЛИ-НЕ.

Для обеспечения выполнения элементом однородной вычислительной структуры логических функций И, ИЛИ, ИЛИНЕ, необходимо так выбирать такты видеоимпульсных напряжений, подаваемых на параметроны, чтобы настроечный параметрон всегда возбуждался в такте, предшествующем такту возбуждения функционального параметрона.

Например, (фиг. 2) функциональный параметрон работает во втором такте

U>, а настроечный параметрон — в первом такте 0п

При подаче положительного потенциала на вход 16 и нулевого на вход

17 транзистор 7 открывается, перехо. дит в режим насыщения и подключает точку соединения резисторов 3 и 4 к общей шине, а транзистор 8 запирается. Таким образом, прямой выход настроечного параметрона оказывается отключенным, а инверсный — под5. ключенным к инверсному входу функционального параметрона, и радиоимпульсное опорное напряжение частоты субгармоники фазы "Я" с настроечного параметрона поступает на функциональный параметрон. В этом случае элемент однородной вычислительной структуры выполняет:

1. Логическую функцию ИЛИ от двух переменных, если входные сигналы поступают на два каких-либо прямых

1з входа 14.1-14.М, а выходной сигнал снимается с одного из прямых выходов.

2. Функцию ИЛИ-НЕ, когда сигналы (входные) поступают на два каких-ли20 бо прямых входа 14.1-14.М, а выходной сигнал снимается с одного из инверсных выходов 14.М+1-14.И.

При подаче положительного потенциала на вход управления 17 и нулевого на вход управления 16 транзистор

8 открывается, переходит в режим насыщения и подключает точку соединения резисторов 5 и 6 к общей шине,а транзистор 7 запирается. При этом инверсный выход настроечного параметрона оказывается отключенным, а прямой — подключенным к инверсному входу функционального параметрона и радиоимпульсное опорное напряжение частоты субгармоники фазы "О" с настроечного параметрона поступает на функциональный параметрон.

В этом случае элемент однородной вычислительной структуры выполняет:

1. Логическую функцию И от двух

40 переменных, если два входных сигнала поступают на входы (выходы)

14.1-14.М, а выходной сигнал снимается с одного из прямых выходов.

2. Функцию И-НЕ, если два входных

4 сигнала поступают на входы 14-1-14.М, а выходной сигнал снимается с одного из инверсных выходов 14.M+1-14.N

Элемент однородной вычислительной структуры выполняет функцию памяти, щ причем хранение информации осуществляется в настроечном параметроне.В этом случае на вход управления 15 в момент окончания последнего перед выполнением функции памяти тактового видеоимпульса (t ) (фиг.3) поступает отрицательный потенциал (Uy ), транзистор 13 закрывается и, таким обра-. зом, отключает настроечный параметрон от шины опорного напряжения частоты субгармоники 0 . В момент време6О ни t на вход управления 19 поступает

2. положительный видеоимпульс, длительность которого ранна времени хранения информации t„о в элементе однородной вычислительной структуры,тран65 зисторы 11 и 12 закрываются и в иаст813786 0 информации из функционального парамет- 4 рона в настроечный параметрон в пря-. мом коде.

Запись информации может быть осуществлена и в обратном коде, для чего в момент времени «„ (до момен-та времени с>) на вход управления

16 подается нулевой. потенциал, а на вход управления 17 в момент времени подается положительный потенциал.

Соответственно транзистор 7 закрывается, а транзистор 8 открывается и к инверсному входу (выходу) функционального параметрона подключается прямой вход (выход) и отключается инверсный вход (выход) настроечного параметрона.

Для считывания информации с настроечного параметрона в функциональ55 ный параметрон, например, в (n + >)-ам такте (фиг. 3), на вход управления

16 в момент времени t> подается ну- 65 роечном параметроне возбуждаются субгармонические колебания на время

t<< Фаза этих колебаний и, следовательно, логический "0" или "1", определяется фазой колебаний в функциональном параметроне при работе его в такте, непосредственно предшествующем выполнению элементом однородной вычислительной структуры функции памяти (фиг. 3 U0,, радиоимпульс 2), а также ".eм, какой иэ входов (выходов) настроечного параметрона (прямой или инверсный) был подключен к инверсному входу выходу),функционального параметрона до момента времени

Например, на фиг. 3 в такте, не1< .посредственно предшествующем выполнению функции памяти, элемент однородной вычислительной структуры выполняет логическую функцию ИЛИ, т.е на вход управления 16 до момента времени t> подается положительный потенциал (0z ), а на вход управления

17 — нулевой потенциал (0 ). Соответственно транзистор 7 открыт, а 8 закрыт и, следовательно, прямой вход 25 (выход) настроечного параметрона отключен от инверсного входа (выхода) функционального параметрона, а инверсный вход (выход) настроечного параметрона подключен к инверсному входу (выходу) функционального параметрона. K моменту времени сэ процесс навязывания фазы колебаний функциональным параметром настроечному параметрону заканчивается и для устранения взаимного влияния параметронов настроечный параметрон отключается от функционального параметрона.

Для этого на вход управления 17 подается положительный потенциал, транзистор 8 открывается и отключает инверсный вход (выход) настроечного параметрона от инверсного входа (выхода) функционального параметрона.

Таким образом осуществляется запись левой потенциал,, транзистор 7 закрывается, к инверсному входу (выходу) функционального параметрона подключается прямой выход (вход) настроечного параметрона и происходит навязывание фазы колебаний настроечного параметрона функциональному параметрону. Таким образом производится считывание информации с настроечного параметрона в функциональный параметрон в инверсном коде. В момент времени 6 на входе управления 10 оканчивается действие положительного потенциа:a (фиг. 3, U,), на эмиттеры транзисторов 11 и 12 подается отрицательное напряжение смещения, транзисторы открываются и шунтируют катушку индуктивности 2. Субгармонические колебания в настроечном параметроне прекращаются. Далее на вход управления 19 подаются видеоимпульсы первого такта и настроечный параметрон начинает работать в импульсном режиме.

Для правильной фаэировки его субгармонических колебаний в момент времени на вход управления 15 подается положительный потенциал (0 ),транзистор 13 открывается и инверсный вход (выход) настроечного параметрона подключается к шине опорного на-. пряжения частоты субгармоники Оо .

Для считывания информации с настроечного параметрона в функциональный параметрон в прямом коде на вход управления 17 в.момент времени подается нулевой потенциал, транзистор 8 закрывается и к инверсному входу (выходу) функционального параметрона подключается инверсный вход (выход) настроечного параметрона,а на входе управления 16 до момента времени t остается поданный в момент времени t положительный потенциал, поддерживающий транзистор 7 в открытом и насыщенном состоянии.

После окончания выполнения функции памяти, т.е. после момента времени t., элемент однородной вычислительной структуры может выполнять любую иэ своих остальных логических функций.

Эффективность изобретения заключается в существенном упрощении конструкции элемента однородной вычислительной структуры, поскольку количество элементов схемы уменьшается до

13 при одновременном сокращении их номенклатуры, а так же расширении функциональных возможностей элемента однородной вычислительной структуры, поскольку после записи бита информации в настроечный параметрон, функциональный параметрон может быть либо выключен на все время или часть

-speMeHx хранения информации в настроечном параметроне, т.е. элемент однородной вычислительной структуры выполняет одновременно и функцию разрыва цепи в канале передачи сигналов

813786

12 в однородной вычислительной структуре. Это позволяет использовать для реализации автоматов соседние элементы однородной вычислительной структуры, на которые мешающий сигнал с данного элемента не поступает либо осуществлять работу н импульсном режиме, когда элемент однородной вычислительной структуры одновременно с выполнением функции памяти дополнительно выполняет еще и одну из следующих логических функций: функцию соединения в цепи передачи сигналов в однородной вычислительной структу. ре, логическую операцию НЕ, мажоритарную операцию, мажоритарную с инверсией.

Формула изобретения

Элемент однородной вычислительной gQ структуры, содержащий первую и вторую катушки индуктивности с отводами от средних точек, первый, второй, третий и четвертый резисторы связи, первый и второй транзисторы, причем отводы средних точек катушек индуктивности соединены между собой, первый вывод первой катушки индуктивности через. последовательно соединенные первый и второй резисторы связи соединен с первым ныводом второй катушки индуктивности, а второй ныноц второй катушки иидуктивности через последовательно соединенные третий и четвертый резисторы связи соединен с первым выводом первой катушки индуктивности, коллектор первого транзистора подключен к общему выводу первого и второго резисторов связи, а коллектор второго транзистора подключен к общему выводу третьего и 4Q четвертого резисторов связи, о т л и ч а ю шийся тем, что, с целью упрощения конструкции и расшиРения функциональных возможностей за счет одновременного выполнения логических функций и функций памяти,, в него дополнительно введены третий, четвертый, пятый, шестой и седьмой транзисторы, причем первый и второй ныноды первой катушки индуктинности соединены соответственно с коллекторами третьего и четвертого транэисторон, а первый и второй выводы второй катушки индуктивности соединены соответственно с коллекторами пятого и шестого транзисторов, база третьего, четнертого, пятого и шестого транзисторон соединены между собой и подключены к общему выводу элемента, отводы средних точек катушек индуктивности подключены к шине напряжения накачки элемента, первый и второй выводы первой ;атушки индуктивности соединены соотнстстненно с инверсным и прямым сигнальными нходами (выходами) элемента, эмиттер седьмого транзистора соединен с ш; ной опорного напряжения частоты субгармоники, а база — с первым входом управления элемента, второй вход упранления элемента соединен с базой первого транзистора, а третий вход управления элемента соединен с базой второго транзистора, четвертый: вход управления элемента соединен с эмнттерами третьего и четвертого тран11RTbIA BxoQ управления элемента соединен с эмиттерам. пят .—

Го и шестого транзнсторон, эмьx =.рь ; первого и второго транзисторон соединены между собой и подключены к общему выводу элемента.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 415659, кл. G 06 F 7/00, 1975.

2. Анторское свидетельство СССР

9 432679, кл. Н 03 К 19/ОО, 1976 (про= тотип).

813786

um, и„ афпг

Фиг. 2

ВНИИПИ Заказ 836/80

Тираж 988 Подписное

Филиал ППП "Патент", r.Óæãîðîä,óë.Ïðîåêòíàÿ,4