Аналого-цифровой преобразовательпоразрядного уравновешивания

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Соцкалистнческик

Республик ii818003 (61) Дополнительное к авт. свкд-ey— (22) Заявлено 15.05.79 (21) 2765847/18-21 (5l)M. Кл. с присоединением заявки Ле

Н 03 К 13/17

Гасударстввииый комитет (23) Приоритет по делам изооретеиий и открытий.

Опубликовано 30.03.81. Бюллетень ¹ 12

Дата опубликования описания 30.03.81 (53 ) Уд К 681.325 (088.8) (72) Автор изобретения

f - CE(:0У)за

11А ТЕЦТ(1

Т- лп8 1 1, I

" Б (йотп<А

В. М. Любченко (71) Заявитель

/ (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

ПОРАЗРЯДНОГО УРАВНОВЕШИВАНИЯ

Изобретение относится к электроизмерительной и вычислительной технике, Известен аналого-цифровой преобразователь (АЦП), который содержит распределитель, преобразователь кода в напряжение, блок контрольного напряжения, аналоговый сумматор, аналоговый вычитатель, три сравнивающих блока и логический узел.

В этом AIlII для выбранного разряда с помощью контрольного напряжения задается некоторый интервал допустимых значений напря- 1ц жений относительно компенсирующего напряжения (11..

Если в момент сравнения выбранного разряда измеряемое напряжение находится вне ука- занного интервала, то производится коррекция определенного кода. Однако известный АЦП не позволяет осуществлять коррекцию в каждом такте преобразования, что препятствует увеличению его быстродействия.

Известен также аналого-цифровой преобразователь поразрядного уравновешивания, содержащий тактовый генератор, распределитель, регистр, первый преобразователь кода в напряже2 ние, второй преобразователь кода в напряжение, аналоговый сумматор, два сравнивающих блока и логический блок, причем на первые входы сравнивающих .блоков подключается измеряемое напряжение, выходы сравнивающих блоков подключены к входам лог нческого блока, на вторые входы первого.сравнивающего блока и аналогового сумматора заведен выход

-о " с первого преобразователя кода в напряжение, выход аналогового сумматора подключен ко второму входу второго сравнивающего блока, а первый вход соединен с выходом второго преобразователя кода в напряжение, входы которого соединепы с выходами младших разрядов распределителя.

В этом преобразователе за счет выработки для младших разрядов контрольных напряжений и задания их относительно компенсирующего напряжения осуществляется контроль за величиной динамических погрешностей, возникающих лри изменении измеряемого напряжения и при необходимости коррекции результата преобразования (2) 30

3 818003

Однако возможности увеличения быстродействия у известного преобразователя ограничены, поскольку компенсация динамических погрешностей, возникающих при уменьшении длительности тактов, осуществляется недостаточно эффективно ввиду роста влияния переходных процессов установления самих контрольных напряжений.

Цель изобретения — увеличение быстродействия аналого-цифрового преобразователя поразрядного уравновешивания., Поставленная цель достигается тем, что

s а нHа л ого-цифровой преобразователь поразрядного уравновешивания, содержащий тактовый генератор, выход которого соединен со вхо15 дом распределителя, первый выход которого соединен с первым входом логического блока, выход которого через сумматор и цифроаналоговый преобразователь соединен с первым входом. первого блока сравнения, второй вход которого подключен ко входной шине аналогового сигнала, а выход соединен со вторым входом логического блока, третий вход которого соединен с выходом второго блока сравнения, первый вход которого соединен с выходом аналогового сумматора, введен генератор

25 экспоненциального сигнала, вход которого соединен со вторым выходом распределителя, а выход соединен с первым входом аналогового сумматора, второй вход которого соединен с входной шиной аналогового сигнала, при этом выход цифроаналогового преобразователя соединен со вторым входом второго блока сравнения.

На чертеже представлена блок-схема аналогоцифрового преобразователя поразрядного урав- 55 новешивания.

Преобразователь содержит тактовый генератор 1, распределитель 2, логический блок 3, сумматор 4, цифроаналоговый преобразователь 5, первый сравнивающий блок 6, второй сравнива- 40 ющий блок 7, аналоговый сумматор 8 и генератор 9 экспоненциального сигнала.

Длительность тактов уравновешивания аналого-цифрового преобразователя в основном определяется временем установления до уровня по- 45 грешности компенсирующего сигнала.

Переходный процесс установления компенсирующего сигнала описывается уравнением

6U(t) = Ьо (i-å t/ )..., (1) где rM(t) — текущее и ЬОО заданное

50 приращение компенсирующего сигнала;

t — текущее время переходного процеСса; т — постоянная времени уста55 новления компенсирующего напряжения.

Заданная допустимая, величина погрешности

0; г,для каждого.разряда пропорциональна весу соответствующего разряда т е

О; =О, ° К где U — вес старшего раз

К вЂ” за анный к э и (2) ряда; д о фф циент пропорциональности, обычно К=1; — номер разряда.

Поскольку анализ результатов уравновешивания осуществляется в конце тактов через равные интервалы времени Т, то можно задать такое то для экспоненты

U(t) = U. ° К е .. (3) чтобы она проходила через точки дискретной функции 0„< . Приравнивая выражения 2 и 3 и считая t = iT, (4) находим

Ui К2 =0 -К е о (5) откуда то = Т lg е/Ig 2 1,44, (6) где Т вЂ” длительность такта уравновешивания.

Следовательно, для осуществления параллельной коррекции можно задать область допустимого изменения компенсирующего напряжения, ограниченную входным сигналом и экспоненциальным сигналом, затухающим ло отношению к входному сигналу о постоянной времени то = 1, 44 Т.

Аналого-цифровой преобразователь поразрядного уравновешивания работает следующим образом. .По сигналу "Пуск" производится установка преобразователя в исходное состояние. Затем производится преобразование измеряемого напряжейия Ох по принципу поразрядного уравновешивания и при необходимости в каждом такте производится параллельная во времени коррекция кодового эквивалента.

Контрольное напряжение Ов на выходе генератора 9 экспоненциального сигнала .в процессе уравновешивания затухает по экспоненте по отношению к измеряемому сигналу и принимает значение в конце каждого такта, равное весу эталонного напряжения текущего разряда.

Если в i-ом такте уравновешивания компенсирующее напряжение Uk находится в области, ограниченной сигналами Ох и Ох + Ое„, где Ор„ — значение контрольного напряжения в конце i-го такта уравновешивания, то срав-, нивающие блоки 6 и 7 выдают сигналы соответственно "1" и "0", По этим сигналам логический блок 3 осуществляет сброс в "0" i-ый разряд и производит установку в "1" следующий 1+ 1 младший разряд сумматора 4.

Если в конце i-го такта уравновешивания имеют место неравенства Ок1 < Ux и Ох, < 0„+

+ 0я,, то оба сравнивающих устройства 6 и 7 выдают сигналы "1", по которым логическое устройство 3 одновременно с блокировкой сброса i-го разряда осуществляет прибавление к нему "1" и устанавливает в "1" следующий

i+1 младший разряд.

818003

Если в конце i-го такта уравновешивания имеют место неравенства 0к„О Ох и ;) О,+

4 0 . то срабатывающие устройства 6 и 7 вы1 дают сигналы "0", по которым логическое устройство 3 одновременно со сбросом в "0"

i-го и установкой в "l" i+I разряда осуществляет вычитание "1" из -го разряда.

Таким образом, если погрешность преобразования превысит допустимый предел, устанавливаемый контрольным напряжением для каждого разряда, то осуществляется коррекция результата уравновешивания.

Скорость изменения контрольного и измеряемого напряжений имеет небольшое значение по .сравнению со скачкообразными приращениями компенсирующего напряжения, поэтому сигнал, формируемый на выходе аналогового сумматора, имеет ничтожную динамическую погрешность, что способствует увеличению точности оценки компенсирующего напряжения.

Во избежание переполнения сумматор содержит схемы ограничения от положительного и отрицательного переполнений, В первом такте коррекция не производится, поскольку установка в "!" и прибавление "1" к первому разряду „а также вычитание "1" после сброса первого разряда в "0" приведет к переполнению сумматора. Поэтому генератор экспоненциального сигнала может включаться в работу в конце второго такта, а значение контрольного напряжения в этот момент на его выходе должно быть равным весу эталона второго разряда

При недостаточной точности отработки контрольного экспоненциального сигнала сохранение заданной точности достигается соответствующим увеличением длительности тактов преобразования.

Использование предлагаемого генератора поненциального сигнала для задания допустимой относительно входного напряжения области отклонения компенсирующего напряжения позвос ляет осуществлять коррекцию процесса уравновешивания для всех, кроме первого, разрядов и тем самым значительно сократить длитель5 ность тактов и время преобразования.

Формула изобретения

Аналого-цифровой преобразователи поразрядного уравновешивания, содержащий тактовый генератор, выход которого соединен со входом распределителя, первый выход которого соединен с первым входом логического блока, выход которого через сумматор и цифроаналоговый преобразователь соединен е первым входом первого блока сравнения, второй вход которого подключен ко входной шине аналогового сигнала, а выход соединен со вторым входом логического блока, третий вход которого соединен с выходом второго блока сравнения, первый вход которого соединен с выходом аналогового сумматора, отличающийся тем, что, с целью увеличения быстродействия, введен генератор экспоненциального сигнала, вход которого соединен со вторым выходом распределителя, а выход соединен с первым входом аналогового сумматора, второй вход которого соединен с входной шиной аналого30 вого сигнала, при этом выход цифроаналогового преобразователя соединен со вторым входом второго блока сравнения.

Источники информации, принятые во внимание при экспертизе

1. Островерхов В, В. Динамические погрешности аналого-цифровых преобразователей. Л., "Энергия", 1975.

2. Авторское свидетельство СССР М 324705, 4о кл. Н 03 К 13/17, 08.06.70.

818003, Составитель А. Беляева

Редактор Н. Кешеля Техред Н. Майорош Корректор С. Щомак

Заказ 1479/79

Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Фискал ППП "Патент", г. Ужгород, ул. Проектная, 4