Интегральный таймер

 

ОП ИСАЙ ИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

iti>819935

Союз Советски к

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 28.05.79 (21) 2771591/18-21 с присоединением заявки №вЂ” (23) Приоритет = (51) М. Кл.

Н 03 К 3/28

Государстненный комитет

СССР

Опубликовано 07.04.81. Бюллетень № 13

Дата опубликования описания 17.04.81 но делам изобретений и открытий (53) УДК 621.373 (088.8) / - Л

/ " . ." ;,,

В. П. Дьяконов и А. М. Ремнев"

1

-»

Смоленский филиал Московского ордена .Ленина """- энергетического. института (72) Авторы изобретения (7l ) Заявитель (54) ИНТЕГРАЛЬНЫЙ ТАЙМЕР

Изобретение относится к импульсной технике и может использоваться для создания высокостабильных интервалов, построения генераторов и формирователей импульсов.

Известен таймер, содержащий два компаратора, пороговые напряжения которых задаются реверсивным делителем (1).

Выходы компараторов подключены к триггеру, работающему в режиме раздельного запуска, триггер управляет формирователем импульсов и разрядным транзистором. 1О

Недостатком таймера является его сложность: триггер, выходной каскад. Это приводит к уменьшению быстродействия устройства. Кроме этого, необходима предварительная установка состояния триггера.

Целью изобретения является упрошение схемы таймера и повышение его быстродействия.

Достигается это тем, что в интегральный таймер, содержащий два компаратора, одни из входов которых подключены к соответствующим выходам резистивного делителя, а вторые входы — к входным клеммам, раз- рядный транзистор, введены резистор и два

ТТЛ-вентиля, вход первого из них подключен к объединенному выходу компараторов, выход этого ТТЛ-вентиля подключен к стробирующему входу одного из компараторов и входу другого ТТЛ-вентиля,. выход которого подключен к стробирующему входу второго компаратора и через резистор к входу разрядного транзистора.

На фиг. 1 представлена функциональная схема интегрального таймера; на фиг. 2 —. проходная характеристика устройства 11щ„р

= 1 (Цвх).

Устроиство содержит делитель, состояший из резисторов 1 — 3, входы 4 — 7 компараторов, компараторы 8 и 9, стробируемые входы 10 — 11 компараторов, выход 12 компаратора, разрядный транзистор 15, резистор 16, ТТЛ-вентили 17 и 18.

Рассмотрим работу таймера, предполагая, что на оба входа 5 и 6 сдвоенного компаратора подан сигнал U . При изменении 11нк от 0 до некоторого порогового напряжения (Зппп компаратора 8, поданного на вход 4, выходной сигнал вентиля 18 равен напряжению логического «О». Это напряжение является запрещающим работу компаратора 9. На стробирующем входе 10 напряжение логической «1».

819935

Формула изобретения

Аи 14

Разряд

5»

Составитель И. Радько

Редактор Е. Гончар Техред А. Бойкас Корректор С. Щомак

Заказ 1117/34 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н оч крытнй

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5 филиал ППП «Патент», r. Ужгород, ул. Проектная, 4

Пороговые напряжения U p на входе

4 и U п на входе 7 определяются выражением

Um = Ucaa — „,— -щ;; а, где R« -величина резистора 1; 5

Rz -величина резистора 2;

Йз -величина резистора 3.

Если .Бвк>1/да, на выходе 12 появляется напряжение логической «1», то на стробирующем входе 11 компаратора 9 появляется разрешающий сигнал. Этим сигналом будет включаться транзистор 15. При уменьшении входного напряжения Upq на выходе 12 появится напряжение логического «0» кода U < U и схема вернется в исходное состояние. 15

Проходная характеристика схемы, приведенная на фиг. 2, имеет вид гистерезисной петли. Это говорит о возможности применения устройства в качестве триггера

Шмидта и триггера с разделительным запуском. го

Предлагаемый таймер является многофункциональным устройством и может применяться при построении. самых различных импульсных устройств — ждущих и авто4 колебательных мультивибраторов, триггеров, пороговых устройств и т. д.

Интегральный таймер, содержащий два компаратора, одни из входов которых подключены к соответствующим выходам резистивного делителя, а вторые входы к входным клеммам, разрядный транзистор, отличающийся тем, что, с целью упрощения и повышения быстродействия, в него. введены резистор и два ТТЛ-вентиля, вход первого из них подключен к объединенному выходу компараторов, выход этого ТТЛ-вентиля подключен к стробирующему входу одного из компараторов и входу другого ТТЛ-вентиля, выход которого подключен к стробирующему входу второго компаратора и через резистор к входу разрядного транзистора.

Источники информации, принятые во внимание при экспертизе

1. Генерирование прямоугольных напряжений при помощи интегрального таймера

«Электротехника», США, т. 46, с. 67, 1973.